Ну елки-палки, как это нету таких программ?
Formality® is an equivalence-checking (EC) solution that uses formal, static techniques to determine if two versions of a design are functionally equivalent. EC tools verify large designs quickly and completely without the use of test vectors. Formality supports all major hardware description languages, database formats, flows, and implementation design optimizations to provide the most comprehensive verification solution available
http://www.synopsys.com/tools/verification.../formality.aspxИ никого не трогает, что сравнивается, netlist vs исходник или исходник1 vs исходник2, или нетлист1 vs нетлист2
Цитата(Maverick @ Mar 24 2009, 08:27)

особенно не представляю если схемы нарисованы в shematic editor и с использованием генератора готовых ядер (например CoreGenerator в Xilinx ISE)
А что тут представлять-то? Синтезировать, да сравнить нетлисты формальной верификацией.