Моделирование устройства с Avalon Master в Modelsim Опции

[misyachniy]

Альтера предлагает и дает документацию по моделированию всей системы НИОС.
Моделировать отдельные устройства со слейвом на шине Авалон я уже умею.
А как моделировать устройства с мастером?

[RYury]

Ну например можно взять модуль DMA, в том же SOPC билдере, и посмотреть как он работает. DMA имеет и слейва и мастера. Через слейв инициализируем и выдаем команды контроллеру DMA, а через мастер DMA контроллер передает данные по шине avalon, когда ему арбитр разрешит.

[misyachniy]

Ну например можно взять модуль DMA, в том же SOPC билдере, и посмотреть как он работает. DMA имеет и слейва и мастера. Через слейв инициализируем и выдаем команды контроллеру DMA, а через мастер DMA контроллер передает данные по шине avalon, когда ему арбитр разрешит.

Теорию рассказать я и сам умею ;-)

Готовый рабочий модуль с Авалон мастером я подключал к системе.
Смотрел как создается арбитраж.

Для слейва я могу в Тестбенче создать воздействия на шины и сгналы управления.
Для мастера нужно еще добавлять логику, которую SOPC Builder добавляет к проекту.
Эта логика должна подкачивать с внешней памяти данные.

Я могу создать эту логику внутри модуля для тестирования.
Но она должна "исчезнуть" при сборке системы целиком.

Как это сделать я не знаю.

[RYury]

Я могу создать эту логику внутри модуля для тестирования.
Но она должна "исчезнуть" при сборке системы целиком.

Как это сделать я не знаю.

вставляете свой код между комментариями в модуле test_bench (создается в головном файле сопс билдером), и можете симулировать, а при синтезе этот код не участвует.

module test_bench
;

...

// <ALTERA_NOTE> CODE INSERTED BETWEEN HERE
// add your signals and additional architecture here


// AND HERE WILL BE PRESERVED </ALTERA_NOTE>

...

endmodule

[misyachniy]

После двухнедельного перерыва приступил к моделированию мастера шины Авалон.
Как оказалось для моделирования все есть в самом модуле.

Нужно только подключить "стандартную" память и узел отработки сигнала готовности памяти.

Хотел прикрепить сюда архив проекта.
Но почемуто ошибка

"413 Request Entity Too Large"

[RYury]

Как оказалось для моделирования все есть в самом модуле.

Все правильно, SOPC_Builder сам генерит test_bench на весь модуль, куда входят составные части (nios, память, uart и т.д.), и уже с сигналами reset и clk. Если ставите SDRAM память, то визард сгенерит модель этой памяти и подцепит ее для моделирования, ничего самому делать не надо Единственное - задать соответствующие входные воздействия на input пины, если таковые используются, для модулей. Иначе будет неопределенность в симуляторе.