реализация SerDes на Cyclone III, вопрос к спецам Опции

[mikeT]

Такой наивный для профи вопрос (даже несколько ): имеется Cyclone III, хочется сделать на нем точно такой же функционал как, например, в микрухе National DS92LV18(SerDes c embedded clock, 18:1, но вообще неважно сколько там 18, 16 или 8).

Как я понял, сам по себе ALTLVDS (SerDes) такую задачу не решает. Видимо, нужно еще что-то типа 8b10b и т.п.

Подскажите пожалуйста:
А)что именно нужно (на уровне функциональных блоков)?
Б)какую литературу для первоначального чтения посоветуете на эту тему?
В) какие +/- у решения на FPGA по сравнению с решением на спец-микрухе? Особенно интересует – возможен ли выигрыш по потреблению для решения на основе FPGA или «чудес все-таки не бывает»?

[Димитрий]

Такой наивный для профи вопрос (даже несколько ): имеется Cyclone III, хочется сделать на нем точно такой же функционал как, например, в микрухе National DS92LV18(SerDes c embedded clock, 18:1, но вообще неважно сколько там 18, 16 или 8).

Как я понял, сам по себе ALTLVDS (SerDes) такую задачу не решает. Видимо, нужно еще что-то типа 8b10b и т.п.

Подскажите пожалуйста:
А)что именно нужно (на уровне функциональных блоков)?
Б)какую литературу для первоначального чтения посоветуете на эту тему?
В) какие +/- у решения на FPGA по сравнению с решением на спец-микрухе? Особенно интересует – возможен ли выигрыш по потреблению для решения на основе FPGA или «чудес все-таки не бывает»?

Запускали на DS92LV1212/DS92/1021 (если не ошибаюсь) и на Cyclone 2 запускали Ser/Des модуль который дал SM, за что ему огромный респект. Рааботают и тот и другой на 25 МГц 8 бит как бы без вопросов. Единственно что запускать в циклоне удобней с точки зрения трасировки платы. Ведь все одно к аппаратным Ser/Des необходимо цеплять ПЛИС. По потреблению не скажу, но ведь это не трудно прикинуть из данных на алтеровские чипы и аппаратные. Если нужно вышлю эти модули для изучения или внедрения.