LVPECL to LVTTL, low jitter, clock distribution Опции

[sergunas]

Есть входная тактовая частота уровнем LVPECL. Как с добавлением минимального джиттера преобразовать в логику LVTTL? (Для подачи на вход REFin Analoп Devices ADF4001). Спасибо.

[soldat_shveyk]

Если вы хотите использовать LVPECL-сигнал в качестве опорного для синтезатора, то лучше не использовать цифровые буыферные элементы, так как они, даже самые хорошие, вносят фазовый шум.
Если у Вас синтезатор имеет достаточно высокую выходную частоту при небольшой частоте сравнения, то бюджет фазового шума в опорном сигнале надо делать минимальным.
Аналоговый вариант подобного преобразования - это поставить пары согласующих резисторов (как положено для LVPECL), через конденсаторы забрать переменную составляющую сигнала, и подать
на ВЧ-трансформатор или балун, с выхода которого уже можно будет снять несимметричный сигнал, подав его на вход синтезатора.

[sergunas]

Если вы хотите использовать LVPECL-сигнал в качестве опорного для синтезатора, то лучше не использовать цифровые буыферные элементы, так как они, даже самые хорошие, вносят фазовый шум.
Если у Вас синтезатор имеет достаточно высокую выходную частоту при небольшой частоте сравнения, то бюджет фазового шума в опорном сигнале надо делать минимальным.
Аналоговый вариант подобного преобразования - это поставить пары согласующих резисторов (как положено для LVPECL), через конденсаторы забрать переменную составляющую сигнала, и подать
на ВЧ-трансформатор или балун, с выхода которого уже можно будет снять несимметричный сигнал, подав его на вход синтезатора.

В точку! Спасибо, примерно о таком решении, на основе трансформатора и хотелось услышать. Однако, у LVPECL размах около 0.8В, что маловато для ТТЛ сигнала. Можно ли, скажем применить трансформатор 1:4, тогда на выходе получим размах 3.2В?