Наше КБ - лауреат номинации «Разработка года»!, PCB technology совместно КБ «Схемтика» стала лауреатом номинации Опции

[PCBtech]

Новости компании PCB technology.

Наше КБ - лауреат номинации «Разработка года»!

26 марта 2009 г. PCB technology совместно с дочерней фирмой, КБ «Схематика», стала лауреатом номинации «Разработка года» за успехи в области проектирования сложных печатных плат по заказу!
Подробнее »

[Жека]

Инженеры-конструкторы дизайн-центра работают по особой технологии скоростного проектирования многослойных плат, исключающей ошибки

Есть у меня сомнения в существовании такой технологии. Тем более при скоростном проектировании
Коллеги, ваше мнение?

PS Если речь, конечно, не идет об ошибках DRC

Сообщение отредактировал Жека - Apr 4 2009, 09:35

[PCBtech]

Есть у меня сомнения в существовании такой технологии. Тем более при скоростном проектировании
Коллеги, ваше мнение?

PS Если речь, конечно, не идет об ошибках DRC

А как же Вы, Евгений, сами-то проектируете печатные платы? Вы что же, не обладаете уверенностью в том, что не допустили ошибок?
Как же Вам проекты заказывают? (А ведь Вам много проектов заказывают, насколько я знаю)

Идея нашей технологии довольно проста. Это минимизация человеческого фактора. Минимизация количества возможностей допустить "прокол" и не заметить его.
Всех тонкостей я раскрывать не буду - их слишком много.
Но основные понятны:
- индивидуальная библиотека компонентов для каждого заказчика. Использовать "чужие", "непроверенные компоненты" - запрещено!
- проверка каждого бибпиотечного компонента по чек-листу (причем проверяет другой инженер - не тот, который компонент создавал)
- грамотное проектирование посадочных мест, запретных зон и пр., с учетом требований стандартов и правил DFM/DFA/DFT
- внесение требований ТЗ в САПР для автоматической проверки DRC. Вы правы, DRC должно помогать исключать ошибки.
Таких пунктов еще много можно написать, все они, так или иначе, направлены на полное исключение вероятности совершения ошибки.

Поверьте, технология работает безупречно. Проверено уже на множестве проектов.
И, наоборот, отступление от нее (а такое случалось поначалу, пока внедряли, пока обучали инженеров) - приводит к обычным для российской практики ляпам, недочетам и "проколам" при конструировании.

По ссылке можно не ходить - реклама галимая..

И что за «Разработка года» мы, похоже, так и не узнаем..

Реклама рекламе рознь. Да и не соглашусь я с Вами - на сайте у нас не реклама, а информация для заказчиков.
С нашей точки зрения - информация полезная, и услуга полезная.
А если об услуге не рассказывать - то никто ей пользоваться не станет, т.к. не узнает о ее существовании.

Подходите к нам на стенд на выставке ЭкспоЭлектроника - расскажем, в чем особенности нашего КБ
и почему мы сочли возможным поучаствовать в номинации.
На наших микро-семинарах по САПР Cadence Allegro (13, 14 и 15 апреля), между прочим, будет рассказано много секретов нашей технологии.
Кстати, на системе PCAD или Altium мы бы такую технологию поставить не смогли.

Программа семинаров есть там же, у нас на сайте. Так что приходите, будем рады, несмотря на Ваш скепсис.

[Жека]

А как же Вы, Евгений, сами-то проектируете печатные платы? Вы что же, не обладаете уверенностью в том, что не допустили ошибок?

100% уверенностью не обладаю. Хотя делаю все возможное, чтобы ошибок не допускать.
Речь, понятно, идет о больших сложных платах, а не радиолюбительских поделках

Идея нашей технологии довольно проста. Это минимизация человеческого фактора. Минимизация количества возможностей допустить "прокол" и не заметить его.
Всех тонкостей я раскрывать не буду - их слишком много.
Но основные понятны:
- индивидуальная библиотека компонентов для каждого заказчика. Использовать "чужие", "непроверенные компоненты" - запрещено!
- проверка каждого бибпиотечного компонента по чек-листу (причем проверяет другой инженер - не тот, который компонент создавал)
- грамотное проектирование посадочных мест, запретных зон и пр., с учетом требований стандартов и правил DFM/DFA/DFT
- внесение требований ТЗ в САПР для автоматической проверки DRC. Вы правы, DRC должно помогать исключать ошибки.
Таких пунктов еще много можно написать, все они, так или иначе, направлены на полное исключение вероятности совершения ошибки.

Поверьте, технология работает безупречно. Проверено уже на множестве проектов.
И, наоборот, отступление от нее (а такое случалось поначалу, пока внедряли, пока обучали инженеров) - приводит к обычным для российской практики ляпам, недочетам и "проколам" при конструировании.

Не поверю Полное исключение вероятности совершения ошибки - это реклама и пЕар.
Дело в том, что с указанной технологией меня знакомили. При этом сами ее творцы умудрялись проявлять "человеческий фактор" во всей красе А они, в отличие от вас, занимаются дизайном плат очень давно.
В реальности можно говорить о минимизации ошибок проектирования. Если в собственно дизайне плат проблем не так много, они вылезают в цепочках взаимодействия "конструктор платы-конструктор железа", "конструктор платы-схемотехник". Не все требования ТЗ можно внести в САПР, правила и стандарты могут конфликтовать между собой.
Больше бдительности, коллеги