соединение линий питания (AND vs OR) Опции

[RodionGork]

Уважаемые товарищи!

Ищу грамотного и обоснованного ответа на вопрос о соединении линий питания, например, у контроллера LPC2148... Из него торчит 5 GND и 3 VDD (не считая еще аналогового питания, с которым все понятно, пожалуй). Если посмотреть многие примеры схем, там все это соединяется вместе (вместе все GND, ну например к внутреннему полигону и вместе VDD - уже вокруг дорожкой если двухслойная плата). А некоторые изобретатели еще и по отдельному кондеру к каждой из VDD цепляют... Гм...

И что-то не могу найти точного указания (желательно от производителя) что надо именно так делать... И потому терзает сомнение - не затем ли ножки выведены со всех сторон, чтоб просто было удобней найти подходящую ножку... Все равно по даташиту через каждую ногу до 100мА может течь, а больше я б через такой корпус и не стал бы пропускать, ибо это как-то жарко...

Так кто же прав - гуру, тщательно прицепляющие все ноги питания, или я, подозревающий что это излишне?

с уважением,
Родион

P.S. Только не надо уклончивых ответов типа "соединение всех пяти ног GND вместе позволяет уменьшить помехи" - каким это, интересно, образом... Ноги-то внутри соединены и без нас, да?

P.P.S. Извините если я чего-то в этой жизни недопонял... Не ругайтесь... ;-)

[Wano]

Два месяца назад девайс LPC2478+SDRAM Samsung на двухслойке, максимальная длина адресной линии 5 см. Связей много, полигонами сильно землю не зальешь. Линия питания 1.5 мм 2-мя ветками к памяти и процу. К каждой ножке питания по 0,1uF . Держится прекрасно, мобильники и кофты не ребутают. Только шокер. Думаю, что вся стабильностью = разводка только руками + соединение всех ножек питания + обязательно по кондёрчику к каждой.

[ar__systems]

Два месяца назад девайс LPC2478+SDRAM Samsung на двухслойке, максимальная длина адресной линии 5 см. Связей много, полигонами сильно землю не зальешь. Линия питания 1.5 мм 2-мя ветками к памяти и процу. К каждой ножке питания по 0,1uF . Держится прекрасно, мобильники и кофты не ребутают. Только шокер. Думаю, что вся стабильностью = разводка только руками + соединение всех ножек питания + обязательно по кондёрчику к каждой.

аналогичный дизайн, 2478 + SRAM, 2 слоя, ручная разводка. Кондеры ставил через один, всего 6 штук. Все ноги питания соеденины полигоном на всю площадь чипа. работает хорошо. Мне кажется проще сделать как пишут в книжках и не парится, чем сэкономить пару соединений на плате и потом отлавливать странные глюки.

Кстати, встречный вопрос, а чем объясняется такое безумное расположение линий данных и адреса на этом чипе?

Сообщение отредактировал ar__systems - Apr 8 2009, 11:49

[PrSt]

Кстати, встречный вопрос, а чем объясняется такое безумное расположение линий данных и адреса на этом чипе?

скорее всего это вызвано условно хаотичным отводом выводов на кристалле
иначе если чипмэйкеры там начнут еще для удобства пользования роутить пины, и без того порой критычные к длине то будет вообще завал
ибо толщины проводников на подложке имеют большое сопротивление, да и кроснаводки на соседние сигналы будут соильными, куда намного надежнее пустить толще чем проводник на кристале медный проводник на плате со стороны "юзера"... + спасает мультиплекативность многих современных процов со стороны GPIO

на счет пинов питания - причина видать таже самая, не все пины питания можно объеденить, к томуже блоков куда подводится питание часто боле чем 1-2, да и питаний иногда бывает больше чем 1-2... посему что бы не было костылеей состороны организации комутацый на кристале - отдают юзерам для балавста с медью, для этого же и мишут мурзилки, дотошно приводя всякие тонкости.

[ar__systems]

скорее всего это вызвано условно хаотичным отводом выводов на кристалле
иначе если чипмэйкеры там начнут еще для удобства пользования роутить пины, и без того порой критычные к длине то будет вообще завал
ибо толщины проводников на подложке имеют большое сопротивление, да и кроснаводки на соседние сигналы будут соильными, куда намного надежнее пустить толще чем проводник на кристале медный проводник на плате со стороны "юзера"... + спасает мультиплекативность многих современных процов со стороны GPIO

От 10 мм внутри корпуса кросснаводки будут сильнее чем от 50мм провода который надо тянуть свокруг всего чипа изза того что они выведены на противоположной стороне? Почему-то у SRAM микросхемы все линнии в каком-то более вменяемого порядке идут. Нее, тут собака глубже порылась....

Сообщение отредактировал ar__systems - Apr 8 2009, 18:32

[PrSt]

От 10 мм внутри корпуса кросснаводки будут сильнее чем от 50мм провода который надо тянуть свокруг всего чипа изза того что они выведены на противоположной стороне? Почему-то у SRAM микросхемы все линнии в каком-то более вменяемого порядке идут. Нее, тут собака глубже порылась....

В целом, да. Но, а зачем?
пусть там 10мм, но полупроводниковый слой активного проводника будет состовлять несколько Ом.
это огромное ограничение и выплывающие от сюда беды...
...ну а если на борту еще и АЦП - тогда вообще вафли.

та и ведь весь цивилизованны мир уже давно, как минимум на 4х слоях сидит, и видимо из этого исходят чипмэйкеры.
там тоже прежде чем выпустить камешек на рынов все взвешивают многократно, им не нужен рожденный никому не нужный чип - уж это то всем ясно.

Я думаю дело схоже на следующее, чисто мое мнение - Че им подстраиваться под отстающих... они и смотрят на это с своей колокольни, как говорится "Любая точка зрения сильно зависит от конкретной точки сидения".
Видать поэтому такое и происходит.

SRAM как и другая память очень критичны и требовательны к взимным запаздываниям сигналов относительно стробов - там это просто необходимое требование, ровно как и такое же требование к шинам данных/адреса на любой памяти, иначе будет резкий спад пропускной способности шины. но мы щас не это обсуждаем.

.