Cоединить выход одного PLL с входом другого PLL? Опции

[Yoo]

Не получатется соединить два PLL напрямую (Altera, Cyclone II), пишет ошибку фиттера:
Error: Can't fit fan-out of node altpllpll_1:PLL4|altpll:altpll_component|_clk0 into a single clock region

Я так понимаю это означает, что выход PLL должен соединиться с входом в его clock region, а у другого PLL clock region другой. Непонятно, ведь он должен уйти на GCLK, который доступен по всему кристаллу?

Кто нить понимает в чем проблема?

[cdg]

Кто нить понимает в чем проблема?

В чтении документации ))
Если без лирики, то выводил наружу через IO и потом на глобальную ножку, по другому никак, в TQFP есть ножки IO расположенные прямо рядом с глобальными DEDICATED INPUT.