Цитата(Jemmax @ Apr 14 2009, 14:21)

я имел в виду чтобы шины readdata[7..0] и writedata[7..0] сделать как одну т.е. занять только восемь проводников.
так не получится, нет внутри в плисах (в ядре) Altera тристабильных ресурсов, только на IO крисстала (выходные пины). Делайте модуль с отдельной шиной записи и шиной чтения и подключайте к Avalon.