|
Схема тактирования нескольких SDRAM, применять ли clock disrtibutors и если да, то какие |
|
|
|
Mar 19 2009, 07:26
|
Местный
  
Группа: Свой
Сообщений: 213
Регистрация: 6-12-04
Из: г. Таганрог
Пользователь №: 1 346

|
В разарботке планируется применить MT48LC32M8A2- обычный SDRAM от Micron. Планирутся организация двух каналов памяти, по три микросхемы в каждом, для расширения шины данных до 24 бит. Память будет подключена к ПЛИС. Возник вопрос: что делать с сигналом CLK? У меня на данный момент есть два варианта: 1. По-простецки, сигнал CLK развести от одной ноги ПЛИС на все 6 микросхем "звездой", поставив для порядка на каждую линию по резистору 30 Ом. 2. Взять "клокоразветвитель" и раздавать CLK на SDRAM через него. Второй вариант не дает мне покоя, но... Среди огромного разнообразия clock disrtibution микросхем что-то никак не удается выбрать такой, от которой не захотелось бы поморщиться - то propagation delay такой, что боюсь мне потом по этому клоку данные не собрать, то output skew превышает нормы, рекомендуемые micron'ом... Короче говоря, прошу совета у более опытных товарищей - как вы поступали в такой ситуации? Если пользовали clock disrtibution, то какие и с какой памятью. Заранее спасибо!
|
|
|
|
|
 |
Ответов
|
Mar 20 2009, 19:33
|
Местный
  
Группа: Свой
Сообщений: 213
Регистрация: 6-12-04
Из: г. Таганрог
Пользователь №: 1 346

|
Methane, Iouri, SFx: Спасибо. Methane, насчет применения DPCLK не уверен, что получится, а насчет банка - это само собой. Iouri, насчет "просимулруйте" я уже давно сомневаюсь в результатах подобных "симуляций" SFx, кстати о планках памяти. Разглядывал материнку одну... Так и не понял, там какие-никакие клокоразветвители ставят? Ибо на планке не разглядел, а планки бывают и по 12 микросхем на планке, а четверки таких планок, воткнутые в мать вполне работоспособны...
|
|
|
|
|
Mar 23 2009, 06:36
|
Местный
  
Группа: Свой
Сообщений: 213
Регистрация: 6-12-04
Из: г. Таганрог
Пользователь №: 1 346

|
Цитата(Methane @ Mar 21 2009, 00:06)  не понял. Цитата(Methane) Да, что для клока у ПЛИС специальные входы/выходы, а все сигналы данных одного контроллера SDRAM должны быть в одном банке, в курсе? Это я к тому что для клока у ПЛИС в принципе есть глобальные выходы, у Альтеры DPCLK называются. Подключаются к глобальной сети ПЛИС. 2 WEST128, VslavX Спаcибо! З.Ы. Посмтореть на Hyperlinx что-ли...
|
|
|
|
Сообщений в этой теме
Гяук Схема тактирования нескольких SDRAM Mar 19 2009, 07:26 Methane Цитата(Гяук @ Mar 19 2009, 09:26) В разар... Mar 19 2009, 07:37 Гяук Цитата(Methane @ Mar 19 2009, 10:37) я бы... Mar 19 2009, 08:16  Methane Цитата(Гяук @ Mar 19 2009, 10:16) Контрол... Mar 19 2009, 08:22   Гяук 2 Methane
Спасибо, понял.
Тут вдогонку возникае... Mar 19 2009, 11:43    Methane Цитата(Гяук @ Mar 19 2009, 13:43) 2 Metha... Mar 19 2009, 12:22 Iouri попробуйте взять Hyperlinx от Mentor graphics пр... Mar 20 2009, 15:00 SFx самое главное длинну всех цепей старайтесь выдержа... Mar 20 2009, 19:14 Methane Цитата(SFx @ Mar 20 2009, 21:14) самое гл... Mar 20 2009, 19:22   Uuftc Цитата(Гяук @ Mar 23 2009, 10:36) З.Ы. П... Apr 29 2009, 01:07 SFx Цитата(Гяук @ Mar 20 2009, 22:33) SFx, кс... Mar 21 2009, 07:54 WEST128 Тогда прийдется сильно парится при разводке. Да и ... Mar 21 2009, 16:56 VslavX Если хватает нагрузочной способности тактового вых... Mar 21 2009, 18:14 Iouri дело ваше я советовался непосредствено с Микроном ... Mar 23 2009, 13:23
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|