временное чередование каналов АЦП, методы восстановления Опции

[_Anatoliy]

Коллеги,кто занимался восстановлением сигнала с аналого-цифрового преобразователя с временным чередованием каналов?Идея такая:входной сигнал подаётся на два одинаковых АЦП,на один из АЦП клок подаётся инвертированным.Тогда имея два АЦП с частотой Fs=500МГц можно в эквиваленте получить Fs=1000МГц.Моделирование в матлабе показало очень сильную зависимость искажения выходных отсчётов от технологического разброса параметров АЦП.Вывод - отсчёты с двух АЦП нужно как то восстанавливать с целью уменьшения этих искажений.Интересуют методы и алгоритмы обработки.Направьте,плз,в какую сторону копать.

[alex_os]

Коллеги,кто занимался восстановлением сигнала с аналого-цифрового преобразователя с временным чередованием каналов?Идея такая:входной сигнал подаётся на два одинаковых АЦП,на один из АЦП клок подаётся инвертированным.Тогда имея два АЦП с частотой Fs=500МГц можно в эквиваленте получить Fs=1000МГц.Моделирование в матлабе показало очень сильную зависимость искажения выходных отсчётов от технологического разброса параметров АЦП.Вывод - отсчёты с двух АЦП нужно как то восстанавливать с целью уменьшения этих искажений.Интересуют методы и алгоритмы обработки.Направьте,плз,в какую сторону копать.

По моему ничего хорошего не получится из этой затеи. У AD была вроде какая-то демонстрационная плата с 4мя АЦП на 100 Msps, но там АЦП просто параллельно были включены с целью уменьшения шума квантования и всяких спуров ( типа шумы АЦП некоррелированные ).

[_Anatoliy]

По моему ничего хорошего не получится из этой затеи. У AD была вроде какая-то демонстрационная плата с 4мя АЦП на 100 Msps, но там АЦП просто параллельно были включены с целью уменьшения шума квантования и всяких спуров ( типа шумы АЦП некоррелированные ).

Вот заявленные параметры платы с двумя АЦП (экв. 1,1ГГц)

Эскизы прикрепленных изображений

 

[alex_os]

Вот заявленные параметры платы с двумя АЦП (экв. 1,1ГГц)

А что за АЦП стоит на этой железке?

[_Anatoliy]

А что за АЦП стоит на этой железке?

ads54rf63 от TI.
Кстати TI тоже выпускают подобные платы (ADS5474-ADX-EVM).

[alex_os]

ads54rf63 от TI.
Кстати TI тоже выпускают подобные платы (ADS5474-ADX-EVM).

непонятно, вроде же есть ацп на >1 Gsps http://www.atmel.com/dyn/resources/prod_do...ts/doc5431S.pdf.

[_Anatoliy]

непонятно, вроде же есть ацп на >1 Gsps http://www.atmel.com/dyn/resources/prod_do...ts/doc5431S.pdf.

Для Атмел:
Single-tone Performance at Fs = 2 Gsps, Full First Nyquist Zone
– ENOB = 7.8 Effective Bits, FIN = 1000 MHz
– SNR = 51 dB, SFDR = -55 dBFS, FIN = 1000 MHz

Для платы:

Код

Sample rate    2200 MSPS
fin [MHz]             62    330    911
SFDR                         81     77    73
ENOB                      10.3    10.0    9.6

[alex_os]

Для Атмел:
Single-tone Performance at Fs = 2 Gsps, Full First Nyquist Zone
– ENOB = 7.8 Effective Bits, FIN = 1000 MHz
– SNR = 51 dB, SFDR = -55 dBFS, FIN = 1000 MHz

Для платы:

Код

Sample rate    2200 MSPS
fin [MHz]    62    330    911
SFDR                81     77    73
ENOB               10.3    10.0    9.6

Понятно что хуже чем у приведенного модуля . У которого кстати SNR и SFDR совпадают с ADS54RF63, это значит что гипотетическая схема чередования семплов ни вносить ни какого шума\искажений это как-то подозрительно .
Вообще нужно спросить у RF инженеров с какая достижима минимальная рассогласовка двух идентичных трактов , даже очень простых в полосе 0..1ГГц и с какой точностью можно выдержать сдвиг фазы 180 между клоками АЦП и все станет ясно.

[_Anatoliy]

Понятно что хуже чем у приведенного модуля . У которого кстати SNR и SFDR совпадают с ADS54RF63, это значит что гипотетическая схема чередования семплов ни вносить ни какого шума\искажений это как-то подозрительно .
Вообще нужно спросить у RF инженеров с какая достижима минимальная рассогласовка двух идентичных трактов , даже очень простых в полосе 0..1ГГц и с какой точностью можно выдержать сдвиг фазы 180 между клоками АЦП и все станет ясно.

В том-то и дело

Выдержать допустимую ошибку фазы между клоками практически невозможно.В моей модели разбег клоков в единицы пикосекунд уже давал паразитную палку с уровнем всего на 24 дБ ниже основного тона.А кроме этого ещё неслабо влияют разбросы микросхем : АЧХ,ФЧХ,смещения,усиления и т.д. Без дополнительной обработки затея вообще не имеет смысла. Накопал немного информации по обработке,но всё как то очень размыто.

Видно не зря они это ставят:
FPGA IP: Production license chip (1-Wire device) for the ADX2 IP.

[khach]

Выдержать допустимую ошибку фазы между клоками практически невозможно.В моей модели разбег клоков в единицы пикосекунд уже давал паразитную палку с уровнем всего на 24 дБ ниже основного тона.А кроме этого ещё неслабо влияют разбросы микросхем : АЧХ,ФЧХ,смещения,усиления и т.д. Без дополнительной обработки затея вообще не имеет смысла.

Цифровая пост-обработка обычно помагает мало. Гораздо эффективнее "пошаманить" с аналоговым сигналом- регулиремые аналоговые задержки клоков для каждого АЦП, а иногда и для каждой фазы синфазного клока- варикапы на линиях и 12 битные ЦАПы для подстройки задержек по минимуму паразитной "палки". Согласование амплитуд каждого АЦП (аналоговые VGA и снова куча сериальных ЦАПов для подстройки). Ну и смещения нуля буферных усилителей, снова для каждого АЦП. Два низкошумящих встроенных генератора для самокалибровки и проверки интермодуляций тоже очень желательны.
Контроль температуры микросхем- сначала греем плату до рабочей температуры, потом самокалибруемся. При работе если температура ушла более чем на 2 градуса- снова самокалибровка.

[_Anatoliy]

Цифровая пост-обработка обычно помагает мало.

Вы сами имеете большой практический опыт в восстановлении такого сигнала?

На сайте TI есть схема этой платы,если Вы найдёте там хоть один ЦАП,линию задержки,VGA и т.д. то я съем свою шляпу.

Но на плате 1,1ГГц стоит Virtex-5 с вентилятором.Второй Виртекс - интерфейсный.

Даже больше скажу - используется метод LMS на лету и отдельного процесса калибровки не нужно.

Эскизы прикрепленных изображений