Согласование ПЛИС <=> DDR SDRAM, Схема согласования импедансов Опции

[v_mirgorodsky]

Добрый день всеуважаемый ALL!

Есть пара чипов DDR SDRAM и ПЛИС. Общепринятая схема включения DDR SDRAM содержит резисторы последовательной терминации, резисторы подтяжек к напряжению терминации и параллельно резисторам подтяжек к напряжению терминации фильтрующие конденсаторы к напряжению терминации в количестве один конденсатор на два резистора. Короче, на 16Mx16 чип требуется порядка 100 дискретных элементов. Конечно, положение немного спасают малогабаритные резисторные и конденсаторные сборки, но в любом случае, дополнительных элементов очень много

Вот, собственно, и возник вопрос - какими из дискретных элементов можно пожертвовать ввиду очень коротких дорожек от ПЛИС до памяти, а какие из них относятся к схеме включения SSTL-II выводов.

[v_mirgorodsky]

Спасибо, Gorby. Половину фильтрующих конденсаторы уже почикали Будем надеяться, что оно будет работать нормально.

На сколько я понял, резисторы подтяжек к напряжению терминации являются обязательными - верно?

Танталы в непосредственной близости от микросхем памяти предусмотрели, правда из-за нехватки места поставили по одному 22uF super low-esr на корпус, будем надеяться, что им хватит

[Andrey Filippov]

Здесь и схема, и Гербер. Все (серийно) работает (Spartan3 + DDR SDRAM)
http://www.elphel.com/3fhlo/10333/10333c.pdf

[v_mirgorodsky]

Здесь и схема, и Гербер. Все (серийно) работает (Spartan3 + DDR SDRAM)
http://www.elphel.com/3fhlo/10333/10333c.pdf

Вот, собственно, Ваша схема и вызывает наибольшее количество вопросов. Вся теория, которую видел до сих пор, говорит о необходимости подтягивающих резисторов к напряжению терминации, а у Вас их нет При чем в документации на микроновскую память было сказано, что это не столько согласование, как елемент включения выходного драйвера в режиме SSTL-II. Вот это-то и вызывает самое большое недоумение - как оно работает? Однозначно - против практики не попрешь.

В любом случае, наш Cyclone-II не умеет управлять импедансом своих выходов, а потому резисторы последовательной терминации мы все же поставим, а потом попробуем включить плату не запаивая подтягивающих резисторных сборок и их фильтрующих конденсаторов. Если будет у нас работать, то в окончательной версии платы почикаем подтяжки и уменьшим размеры платы или освободим немного места

[Andrey Filippov]

Вот, собственно, Ваша схема и вызывает наибольшее количество вопросов. Вся теория, которую видел до сих пор, говорит о необходимости подтягивающих резисторов к напряжению терминации, а у Вас их нет При чем в документации на микроновскую память было сказано, что это не столько согласование, как елемент включения выходного драйвера в режиме SSTL-II. Вот это-то и вызывает самое большое недоумение - как оно работает? Однозначно - против практики не попрешь.

Извините - долго не отвечал, не так часто здесь бываю. Если что пишите на elphel.com - на info или andrey
Параллельная терминация уже есть внутри Spartan-3 http://direct.xilinx.com/bvdocs/publications/ds099.pdf
Посмотрите поиском по строке "Split resistors with output driver impedance" - там будет картинка. Еще можно поскакать поиском по строке "Digitally Controlled Impedance" - там будет явно написано, что необходимые резисторы уже внутри. Так что схема работает не только "по практике", но и по теории тоже - давно прошли времена, когда работает-не работает приходилось проверять на макетке.

PS. У нас проблемы с сервером, так что схемы, на которые я ссылался, теперь не по http://www.elphel.com/3fhlo/10333/10333c.pdf, а по http://www2.elphel.com/3fhlo/10333/10333c.pdf

Андрей