Насколько важно указывать тип входов/выходов в констрейнах Xilinx?, То есть уровни CMOS 3.3V, а ничего не указано или указано CMOS 2.5 Опции

[syoma]

Собственно сабж - никогда об этом не задумывался, но вот недавно был случай - плата со Спартаном-3 - выходы были нагружены на буфер и т.д. И надо было эту плату на стенд поставить. А на стенде по входам - оптроны с 10мА тока. Ессно выходы отказывались хоть что-то выдавать, пока в PACE четко не задал, что логика CMOS33 и DRIVESTRENGTH - 20мА. Тогда все заработало.
Собственно и вопрос - а как это относится ко входам? И вообще что в Xilinxе задается по умолчанию.
Поднять вопрос меня просто заставило удивление, когда я пару дней назад обнаружил камень(Спартан-3 конечно-же) с интересным убитым пином -
входом управлял выход оптрона с подтягивающим до 3.3В 1кОмным резистром.
Так вот на холодной микросхеме при конфигурации напряжение на пине взлетало до 3.3В, а сразу же по завершении падало до 0,8. При этом Спартан видел, ессно 0. Через 5 мин работы напряжение скачком ставало 3.3В. Пин был сконфигурировани на вход без всяких доп. опций. Проэкт собирался в EDK. На других камнях с такой же прошивкой все ОК.
Такое впечатление, что пин самолично перенастраивается на выход. Как такое может быть? Мог он из-за уровней спалиться?
Может для входных пинов тоже надо что-то спец. прописывать? Например чтобы увеличить помехозащищенность? Про опции Pull-Up и Pull-Down знаю.

[syoma]

Может дело в оптроне?
Попробуйте так - раз у вас там утяжка 1кОм на +3,3В, то после того, как на входе увидите +3,3В (это уже после 5 минут работы) - замкните цепь через резюк ~330 Ом на землю и наблюдайте. Если уровень вернется к 0,8В или около того , то вряд ли плис что-то выдает.... Тем более, если оптрон будет выдавать 0, а плис в то же время 3,3В, то вы будете наблюдать что-то в районе 1-2,5В в зависимости от выходных сопротивлений источников....
А не непропай-ли? Ногу оптрона пошевелите иголочкой - если шевелится, точно непропай...

:-)
Ну откусить оптрон я уж с самого начала догадался. Дело в плисине. Но все таки сорри - нее могу найти раскладку пинов после разводки - нету у меня PAD файла. Так как в FPGA Editore посмотреть на это можно?

[Boris_TS]

Так как в FPGA Editore посмотреть на это можно?

Запускаете FPGA Editor отдельно от всех оболочек (для Winsows: Start -> Programs -> XILINX ISE x.y -> Accessories -> FPGA Editor).
В меню FPGA Editor'а выбираем: File -> Open.
В Design File указываем Ваш ncd файл, PCF сама найдет (если он есть), Edit Mode лучше оставить No Logic Changes или Read Only - от греха подальше.