Группа: Участник
Сообщений: 18
Регистрация: 26-02-08
Пользователь №: 35 404
Ситуация следующая: шина 16 бит поделена на оба канала FT2232C (зачатки логического анализатора). Режим async bit bang. Правильно понимаю, что получаем задержку считывания с разных частей шины? Это как-то можно побороть? или просто снизить максимально возможную частоту семплирования?