Цитата(maksya @ Oct 21 2005, 17:58)
Да нет никаких проблем, и при чем здесь некоторые контроллеры... CS используется именно для выбора внешнего банка (фактически микросхемы в DIMM'е). Если такая микросхема одна то и CS не нужен. Управление памятью идет с помощью сигналов RAS, CAS и WE, а CS=HIGH только для команды DESELECT, использовать которую в вашем случае нет совершенно никакой необходимости.
Что касается маски, то в стандарте JEDEC прописано, что данный сигнал используется только при выполнении опрерации записи для маскирования записываемых данных. Если DM=LOW то данные записываются, в остальных случаях сигнал DM=DONT CARE. Поэтому здесь тоже не вижу проблем.
P.S.: захочется еще освободить контакты FPGA - сокращайте адресные биты.
А можно еще такой вопрос. Сигналы CS, DM и все остальные передаются по стандарту SSTL-II, который жестко определяет границы в которых может изменяться сигнал, по крайней мере я так понял из документации на стандарт. Как тогда быть с этим? Более того, вход CKE изначально сделан так, что после подачи питания "понимает" CMOS уровень логического нуля, а после подачи на него SSTL-II единицы переходит в режим приема SSTL-II уровней напряжения. Таким образом закорачивание сигналов DDR SDRAM на землю или питание стандартом не предусмотрены
Как быть с этим?
FPGA + DDR SDRAM, можно ли повесить CS и DM на GND
Oct 21 2005, 08:57
