Starter Kit и все нужные программы для FPGA Опции

[dos622]

Всем привет.
Есть у меня проект создания некого устройства. очень для этого дела подходит ПЛИС.
Но человек я ленивый и поэтому раньше все руки не доходили до них.
И вот думаю купить Стартовый набор и попробовать реализовать этот девайс.
Друзья советовали Xilinx.
Из беглого осмотра решил, что подойдет Spartan 3AN, на борту флэш память есть.
В терраэлектронике продают этот набор за 12700 руб.
Опыт работы с цифрой, программами, системами проектирования имеется, все кроме ПЛИС.
Книжек разных по этому делу накопировал десятка два.
Терминологию и какие программы-модули, что делают, я конечно не знаю пока.
Что нужно почитать для начала?
Может кто недавно осваивал эту технологию - поделитесь первым опытом.

[manul78]

По вашим советам связался c ЭФО и заказал там USB-BLASTER...

Пришел ответ, и спрашивают "а еще чего брать будешь ?"

Я вот решил начать с MAX3000A и MAX II , только там модификаций целая гора...

С каких именно посоветуете начинать ? Я ведь практически ноль в них...
Какие попроще и в монтаже и в обвязке ?

[SM]

Какие попроще и в монтаже и в обвязке ?

Что касается обвязки - все одинаковы. Она им просто не нужна, кроме качественного питания. Касаемо монтажа, это уж сами выбирайте, что в Ваших условиях проще. Касаемо объема - для начала надо брать по принципу "много - не мало". И, учтите, их флеш не живуча, перешивок так 100, и возможен кирдык. Так что упор надо ставить на симуляцию при отладке.

[Boris_TS]

Касаемо объема - для начала надо брать по принципу "много - не мало". И, учтите, их флеш не живуча, перешивок так 100, и возможен кирдык.

Учту, что надо брать "горсть" штук по 10...

А если взять CoolRunner (XPLA3), то можно и на железяке:
NPE Program/erase cycles (Endurance) MOSIV devices 1,000 - Cycles
NPE Program/erase cycles (Endurance) UMC devices 10,000 - Cycles

Насколько я помню в настоящее время уже почти все CoolRunner 1 (а может и все - надо уточнять) переехали на завод UMC.

Так что упор надо ставить на симуляцию при отладке.

Конечно, надо при любом случае упор делать на симулятор - микросхемы они такие: закоротил один выход на другой - и труп, в лучшем случае калека, ну или если совсем повезет то и выживет... но где гарантия, что закороченные выходы не подкоптились (деградировали) ?

Только для начинающего он дороговат, хотя если хороший продукт - то и денег не жалко.
Что скажите ?

Если Xilinx, то ISE Web Pack. В версии 11.1 практически идентичен ISE Logic (полноценной версии) за вычетом крупных кристаллов.

Я, собственно, тут тоже дальше даташитов не хожу...

Хм... а почему тоже ? Я с Alter'ой принципиально не работают - по сему и искать не собираюсь. А для Xilinx нашел и указал место где наиболее детально описано, что же происходит при Powerup внутри ПЛИС, а то ведь в первых версиях документации про CoolRunner тоже писалось, что он де загружает в триггера начальные значения... и ни слово про энергосбережение и копирование прошивки.

"Signals can be driven into MAX 3000A devices before and during power-up without damaging the device. In addition, MAX 3000A devices do not drive out during power-up. Once operating conditions are reached, MAX 3000A devices operate as specified by the user"

Отсюда следует однозначный вывод, что никакой пересылки никуда не происходит. Как только "operating conditions" - так сразу as specified by user. И, думаю, это причина того, что флеш совершенно не живучая к перезаписи, благо она должна быть раскидана по всему кристаллу.

Вот отсюда и моё сомнение: а что именно в этот powerup входит в MAX3000 ? Это надо на времянки powerup смотреть, может около них и будет чего интересного написанно. А то мало ли какое там заподло не очень афишируемое порылось... Еще, конечно, бывает в Eratta всякие приколы пишут... А вот в Datasheet об этих приколах, естественно, - ни слова.

А так спасибо за инфу. Я не знал, что кулранер делает перегрузку в ОЗУ. Я думал, он честный.

Не только Coolrunner, но и вообще все Xilinx CPLD, включая "классические" XC9500. Что заставляет меня думать (пока не удостоверюсь в обратном), что и в Alter’е в этой powerup процедуре может быть что-то аналогичное...

Для заметки: CoolRunner 1 практически превосходят MAX3000 (и из-за PLA, и из-за более развитой системы управляющих сигналов: например в MAX3000 нельзя использовать внутренний глобальный clock,.. а в XPLA3 - можно,.. и не только clock, но и еще ряд очень полезных сигналов). Да и по ногам они совместимы в пользу CoolRunner 1... единственным тонким местом остается цена.
Кстати, на Lattice тоже стоит посмотреть.

[SM]

Я с Alter'ой принципиально не работают - по сему и искать не собираюсь.

А за что ее так? Мне вот лично все равно, подо что писать. Только так пока сложилось, что не было ни одного проекта, который был бы эффективнее решался на xilinx. Будет такой проект - так я сразу. Меня ни начальство не держит (ибо нет его), ни религия. Вот очередной проект наметился, так LatticeXP2, за его корпус 8х8 мм при флеше внутри....

а что именно в этот powerup входит в MAX3000 ?

По разъяснению саппорта - время от момента включения питания до того, как питание достигнет минимально допустимой рабочей границы, вне зависимости от его скорости нарастания, тоже касается всех MAX7000. А документов с такими подробностями на них нету, ибо подробностей нет. Зато, из недостатков есть первое, что в отличие от кулранеров и ispMACH 4000Z, они жрут в статике больше, а второе вот: "All registers are cleared upon power-up. By default, all registered outputs drive low when the device is powered up. You can set the registered outputs to drive high upon power-up through the Quartus® II software. Quartus II software uses the NOT Gate Push-Back method, which uses an additional macrocell to set the output high. To set this in the Quartus II software, go to the Assignment Editor and set the Power-Up Level assignment for the register to High." т.е., если коротко, хочешь power up high - придется затратить лишнюю ячейку, что бы проинвертировать выход триггера, который сам не умеет пауер-ап-иться в high.

Что касается lattice - а именно ispXPGA, ispXPLD, ispMACH 4000, ispGDX2 - они как и xilinx, SRAM based, о чем там с гордостью рассказано как о каком-то достижении, как будто это какой-то мегаплюс (нет бы придумали экономию энергии без перегрузки в SRAM, зато надежность выше, как у честных), а вот GAL, ispGAL и ispMACH 4A5 честные. В общем честных CPLD по большому счету не так и много осталось, говоря про большинство, я, похоже, был не прав, оперируя устаревшими данными, примерно 2005-6-го года.. Я, кстати, до этого разговора считал кулранеров честными, и держал их на примете если что. А тут облом, ну зато знать буду.

Что значит Web Edition ?

Это значит, что он на халяву в интернете лежит Разумеется limited, не поддерживает монстрокристаллы, нету версий linux/unix.

[Boris_TS]

А за что ее так? (Alter'у) Мне вот лично все равно, подо что писать.

Так случилось, что я долго работал в областях, где требуется выжимать их кристаллов предельное быстродействие. Т.к. синтезаторы всё-таки глупее человека, то мне пришлось достаточно много полазить на брюхе по кристаллам (при помощи Xilinx FPGA Editor'а) и по изучать получающиеся размещение и разводку различных фрагментов схемы. В результате я состряпал библиотеку для синтеза сильно оптимизированных компонентов под конкретные кристаллы: помимо прямого использования примитивов элементы библиотеки очень плотно набиты constraint'ами. Так случилось, что у Alter'ы не было (а может и сейчас нет) constraint'а тика RLOC (задающим относительное положение примитивов). Да и распределенной памяти у Alter'овских FPGA - нет, а я её активно использую... Я бы сказал у Alter'ы кристаллы Cyclon x примитивнее, чем аналогичные Startan X - конечно, более примитивные кристаллы стоят дешевле... А мне лично больше нравиться более хитровыдуманные кристаллы, где, если что-то не захотело работать на нужной частоте, можно переделать (полазив на брюшке по кристаллу, или даже просто поднабив нежными constraint'ами поплотней) так, что оно заработает.

Как недавно выяснилось, старые библиотеки (рожденные для Virtex-E/Spartan-2E) очень быстро удалось переделать под Spartan-3x. А из-за того, что для Spartan-3x появились новый вкусные constraint'ы и изменилась в лучшую сторону относительная адресация примитивов при работе RLOC - то моей библиотекой стало значительно проще пользоваться, да и сама она упростилась. Полагаю, что когда выродятся Virtex-6 и Spartan-6, то адаптация тоже займет не более 1-2 дней, для переделки всех элементов библиотеки (порядка 50 entity и 80 architecrute).

т.е., если коротко, хочешь power up high - придется затратить лишнюю ячейку, что бы проинвертировать выход триггера, который сам не умеет пауер-ап-иться в high

Это тоже ну никак не хорошо. При использовании XST (Xilinx Synthesys Technology) достаточно в начальное состояние вписать :=’1’; и триггер проинициализируется единицей. Соответственно даже в CoolRunner 1 не тратиться ни одна лишняя логическая ячейка.
У CoolRunner 1 свои недостатки, на мой взгляд основным недостатком является наличие неотключаемого HalfLatch в каждом выходе, и необходимость (как и в MAX3000) неиспользованные входные ноги Global Clock ни в коем случае не бросать в воздухе. В CoolRunner II этого безобразия уже нет. Хотя, опять-таки лично мне, этот HalfLatch ни разу не помешал.

Для того чтобы "попробовать" на базе - WebPACK_11.1, для CPLD (кулранер) или FPGA (Spartan 3E), какой лучше шнурок взять (понятно, что лучше USB II ) - Parallel Download Cable IV будет работать с этой программой?
Если да, то что мне нужно переделать в схеме Parallel Download Cable III (тут выкладывал), что бы оно работало с указанными ИМС?

В чистом виде работа с Parallel Download Cable III при питании 3.3В замучает LTP порт. Чтобы этот кабель нормально работал по 3.3В интерфейсу необходимо заменить буфера на те, которые при питании 3.3В не будут засаживать 5В выходной сигнал LPT порта. Вроде для этой цели применялись Philips 74AHC, но точно не помню... если порыться на этом форуме, то Вы сможете найти советы по правильной модификации этого шнурка. По поводу Spartan-3E – я не знаю сможет ли он работать с JTAG 3.3В – могут быть проблемы, а вот Spartan-3A(N) точно может у будет работать с JTAG 3.3В.

Или может есть выложенные схемы Parallel Download Cable IV?

На сколько я помню, Parallel Download Cable IV очень похож внутри на Platform Cable USB (т.е. тоже на базе ПЛИС), но только имеет не USB интерфейс, а EPP (или даже ECP) – поэтому делать такое на коленках себе дороже.

Например фирма STARTERKIT.RU продает шнурок для стартового набора на Spartan 3E - и они выложили эту схему.
Это и есть Parallel Download Cable IV?

Неее.... - это черт знает что: даже более ущербная версия даже чем старючий Parallel Download Cable III. Ну а чтобы LPT дубу не врезал, они положили последовательные резисторы – это не есть хорошо, хотя и не смертельно.

А XPLA3 (CoolRunner) - он вообще 5В толерантен - когда я с ним работал, я его через JTAG 5В программировал, но лучше конечно заменить буфера на правильные и тогда работать с JTAG 3.3В. А когда освоите простые ПЛИС подумайте, может всё-таки купить фирменный кабель у официальных представителей Xilinx ? (Для СНГ - это будут AV-Net и Inline Group).

[dos622]

В чистом виде работа с Parallel Download Cable III при питании 3.3В замучает LTP порт. Чтобы этот кабель нормально работал по 3.3В интерфейсу необходимо заменить буфера на те, которые при питании 3.3В не будут засаживать 5В выходной сигнал LPT порта.

Допустим со сторонвы LPT всегда 5 v.
Со стороны FPGA можно сделать чтобы уровни автоматически "подстраивались", можно "вставить" недорогой МК и измерять напряжение этих уровней.
Или на плате адаптера шнурка поставить несколько разьемов - для 1.8 В, для 3.3 В, для 5 В - в зависимости от типа используемого FPGA (его питания), можно сунуть кабель в нужный разьем.
А можно поставить переключатель напряжения питания.
Согласование уровней 5V LPT порта - это единственная проблема? Или есть еще что-то?