А что сейчас самое дешевое из FPGA, (можно Altera или Xilinx) Опции

[Victor®]

Здравствуйте!

А что сейчас САМОЕ дешевое из FPGA
Задача очень простая, хватило-бы и CPLD, но надо память
2-х портовую сделать (скорости пакетов преобразовать).
Памяти много не надо байт на 500 хватит.

ЕP1C вроде дешево... или еще что-то есть?

-- Спасибо

[Stewart Little]

ЕP1C вроде дешево... или еще что-то есть?

Это самое дешевое.
EP1C3T100C8N : 5,18 уев в розницу.

[Victor®]

Это самое дешевое.
EP1C3T100C8N : 5,18 уев в розницу.

Да... однако...
Кажется мне, что скоро рынок обычных CPLD совсем накроется.

[rv3dll(lex)]

Да... однако...
Кажется мне, что скоро рынок обычных CPLD совсем накроется.

не накроется пока есть требования к быстрому восстановлению из сбоя.

кстати макс 2 уже не совсем сипилд.

[SM]

кстати макс 2 уже не совсем сипилд.

Как оказалось, и все кулранеры тоже не совсем, и половина лэтиса (они тоже SRAM-based!!!!). Остались честными только MAX3000/7000 и несвежие lattice. И вот как бы они не вымерли.

[Boris_TS]

Как оказалось, и все кулранеры тоже не совсем, и половина лэтиса (они тоже SRAM-based!!!!). Остались честными только MAX3000/7000 и несвежие lattice. И вот как бы они не вымерли.

Вы несовсем правильно используете терминологию: SRAM-based PLD - это PLD со SRAM-Based Logic Generator (т.е. LUT, на котором строятся FPGA), а признаком CPLD является PAL Logic Generator (или более совершенный PLA Logic Generator, как у CoolRunner 1 и 2).

А то, что сейчас CPLD копируют содержимое EEPROM в SRAM для экономии энергии... ну такая вот технология применяется... на мой взгляд это не плохо и не хорошо, просто это так есть. Кстати, даже класcический Xilinx CPLD - XC9500 копирует содержимое EEPROM в SRAM, которым и управляются конфигурационные ключи.

Однако, SRAM-based PLD у Alter'ы и Xilinx несколько отличаются построением. На мой взгляд Alter'овские Cyclon’ы (с 1 по 3) всё-таки поближе будут своими LAB к CPLD'шным Functional Block, нежели Xilinx'овскме CLB (и Slice).

Вот этого не совсем понял. Как я себе представлял - CPLD могут быть на PLA или PAL архитектуре.
CR вроде как относится к PLA, т.е. формально CPLD, хотя с прибамбасами типа Dual-Edge FF,
CoolClock, DataGate...

Да в CollRunner 2 наворотили всякого мелкого приятного, но генератор логической функции PLA, а значит CollRunner 1 и 2 - CPLD. (кто не верит - путь проверит, например у производителя).

В ближайшее время CPLD с рынка не уйдут, есть решения где они очень хорошо живут, пока CPLD (с размером до 256 включительно) стоят дешевле, чем самые мелкие MAX II и Spatran-3AN.

[SM]

Вы несовсем правильно используете терминологию: SRAM-based PLD - это PLD со SRAM-Based Logic Generator

В моем контексте SRAM-based означает именно то, что информация, управляющая ключами разводки и логикой работы хранится в SRAM, которая требует загрузки в процессе power-up. Не важно, LUT это, или не LUT, а без загрузки этой SRAM устройство не работает. Ну а аббревиатура CPLD вообще по большому счету ни к чему не привязывает - Complex Programmable Logic Device. Под честностью же я подразумеваю работу по аналогии с прародителями, т.е. PAL/GAL, т.е. работа в режиме сразу после power-up, что подразумевает отсутсвие конфигурационной SRAM вообще в каком либо ее проявлении.

А вот откуда Вы взяли, что у CR так?

Из внимательного чтения документации. Ссылку Boris_TS недавно давал. У LAttice тоже на эту тему документ есть.

[Victor®]

Из внимательного чтения документации. Ссылку Boris_TS недавно давал. У LAttice тоже на эту тему документ есть.

Да, согласен. Вы правы у CR II это так.