Необходимо развести плату, По сложности и функционалу похожа на топовую видеокарту Опции

[rimpocha]

Это пока что не предложение работы. Нужно прицениться, чтобы утвердить бюджет у начальства.

Сколько стоит и в какие сроки может быть выполнена работа по трассировке печатной платы устройства, по сложности и функционалу сопоставимого с современной топовой видеокартой.

[blackfin]

сравнили ... с пальцем. право - смешно.

Самовар не мой.. Было заявлено:

...какая бы сложность не была дольше 6 недель закладывать просто несерьезно.

[f0GgY]

Самовар не мой.. Было заявлено:

Так а я сопсно владельцу самовара и писал .

[grey]

"Слоев всего шесть. но это и не шесть недель. шаг у INFINEONа 1 мм. Заказчик выбрал такой чтобы плата по 5 классу проходила."


По-моему, все-таки отсутствует понимание сложности мероприятия с трассировкой всяких там дифференциальных пар и интерфейсов типа DDR(в особенности). То что вы продемонстрировали называется разводка, а плата видеокарты - дизайн. Разница есть, поверьте, и весьма существенная.

[PCBExp]

у того инфиниона ног 324. Плат с 5-6 BGA я не рисовал 3 штуки было. сколько у них ног было я не помню но не больше 400 скорее всего. Но все это даже не математика - это статистика. Обычно больше половины ног это земля и питание. И их трассировка просто удовльствие (в менторе по крайней мере) выделяете все ноги и жмете F2 и фанауты выстраиваются в красивый порядок. процентов 30 сразу попадают в свои полигоны. еще для 20% выводов полигоны надо дорисовать. и такое проактически у всех. или AD по другому делает свои камни?

Сейчас я "докуриваю" "ДИЗАЙН" (выделено для Ув. grey) SoC BROADCOM BCM56024 896 выводов - сплошная матрица 30 на 30 без угловых выводов на нем висит BCM5464S (BGA354) и три BCM5248 (QFP128) всего 110 дифпар и три RMIIных шины по 40 ниток. Весь дизайн нарисован в 4 документах - ошибиться надо постараться. Если это уникальный случай то я снимаю шляпу наверное мне первому так повезло (хотя документы датированы 2007 годом). Их чтение заняло в разные промежутки времени в общей сложности неделю. Я не программист - я занимаюсь схемотехникой. так вот у того 56024 только земляных ног 300. тех кто в 3.3 воткнут быть должен 150. и еще 100 на разные питания. Висит на этом соке DDR ему посвящена целая глава - как ставить на каком расстоянии как резисторы ставить в разрыв как клок подведен и пр. Один из документов посвящен трассировке на разных количествах слоев. там собственно описаны какие ширины проводников и зазоров у каких типов трасс должны быть и как полигоны класть. И это совсем не супер компьютер..... и было все сделано за 3.5 недели..... если через месяц напомните в личку - покажу фото живьем.

[Atridies]

...Их чтение заняло в разные промежутки времени в общей сложности неделю. Я не программист - я занимаюсь схемотехникой. так вот у того 56024 только земляных ног 300. тех кто в 3.3 воткнут быть должен 150. и еще 100 на разные питания. Висит на этом соке DDR ему посвящена целая глава - как ставить на каком расстоянии как резисторы ставить в разрыв как клок подведен и пр. Один из документов посвящен трассировке на разных количествах слоев. там собственно описаны какие ширины проводников и зазоров у каких типов трасс должны быть и как полигоны класть....

А сколько времени заняло у Вас рисование этих микрух в Э3 и соответствующих их компонентов на плате?

[PCBExp]

to blackfin
причин для "докуривания" может быть несколько например проверка или ожидания "ок" от сборщиков. Им например в последний момент сказали что Molex 480332900 раньше 16 недель получить не получится.
а по плате это прямо сейчас слоев 8, пинов 4736, именных цепей 854 всего соединений 3634, всего дифпар 90 так их ментор посчитал (участки меньше 4 мм сделаны обычными) с суммой все совсем просто я работаю за зарплату. Платят регулярно

to Atridies
символ BCM56024 рисовался и проверялся 2 дня но это было еще до схемы BCM5464 рисовался и проверялся сутки спасибо референдизайну. потом в процессе рисования схемы пины между секциями переставлялись (чтобы было меньше межстраничных связей). футпринты рисовались минут по 40. в менторе нет большой проблемы нарисовать BGA задаются количество пинов в матрице шаг и габариты - потом все правится под свой стиль.

[blackfin]

..по плате это прямо сейчас слоев 8, пинов 4736, именных цепей 854 всего соединений 3634..

А площадь ПП какая получилась?
И что за BCM56024, если не секрет? На сайте broadcom'а её не видно..

[PCBExp]

А площадь ПП какая получилась?
И что за BCM56024, если не секрет? На сайте broadcom'а её не видно..

площадь 203*141 мм. BCM56024 это System on Chip с 32 битным ядром. PDF на нее называется BCM5602X но искать его на их сайте бесполезно. Google мои слова подтвердит. Они его дают только тем кто просит 100К чипов в год. Мы от заказчика получили. А вот BCM5464 действительно свич на 4 линка (оптика и гигабит езернет) с PDF те же яйца тока в профиль

[grey]

to PCBExp

Выложите, пожалуйста, картиночку части топологии одного из ваших проектов именно ДДР2-интерфейса. Несложно укрупнить в том же Экспедишне и сделать PrintScreen. Если несложно, послойно пожалуйста. с увеличением на местах, где у вас ПО на КП ставятся.