Для LVDS и LVPECL какое питание банка должно быть?, Для Virtex 4 и 5. Опции

[Alexandr]

Вопрос элементарный, но я не сталкивался с LVDS на ПЛИС. В доке на данные чипы в разделе "Specific Guidelines for I/O Supported Standards" описано подключение, но не сказано о напряжении питания банка. Значит должно быть 3,3В по логике. Однако открыл схему отладочной платы и увидел что банк, настроенный на работу с LVDS, питается от 2,5В. Не хотелось бы ошибиться. Какое напряжение подавать на Vcco? Есть ли еще какие тонкости с питанием для работы с LVDS и LVPECL.

[Alexandr]

Прием данных с АЦП, обмен данными с внешним устройством

[Boris_TS]

Прием данных с АЦП, обмен данными с внешним устройством

Э-хе-хе, да что ж из Вас приходиться выпытывать, что и как Вам надо сделать (не мне, а именно Вам)... а Вы упорно молчите как партизан (как будто мне надо содрать Ваше тех. решение)...

Ну, т.к. Вам предстоит связывать ПЛИС с внешними устройствами, то внимательно поглядите какие уровни напряжений требуются именно этим устройствам (т.к. Вы их упорно не называете, то и о всяческих гадостях я рассказать не могу). Так случилось, что обычно LVPECL имеет уровни 3.3В, а Xilinx FPGA никогда не имели настоящих LVPECL выходов: во первых имеется смещение средней точки, во вторых LVPECL эмулируется на резюках, что приводит к низкому КПД такой схемы... Да и очень похоже на то, что нет никаких LVPECL выходных буферов с Xilinx FPGA, а есть LVCMOP выходы с подбором определенных выходных параметров.

В Datasheet на Virtex-4 и Vitex-5, в конце есть интересный раздельчик Revision History:
DS202 - c 11/05/07: Removed unsupported I/O standard (LVPECL_33) from Table 58 and added LVPECL_25.
DS302 - с 12/11/07: Removed unsupported I/O standard (LVPECL_33) from Table 58 and added LVPECL_25.

Для Virtex-4: LVPECL_25 IBUF и LVDS_25 IBUF могут находиться в любых IO BANK для которых выполняется: Table 6-38: I/O Compatibility - Note 2: Differential inputs are powered from VCCAUX. However, pin voltage must not exceed VCCO, due to the presence of clamp diodes to VCCO. Согласно той же таблице LVPECL_25 OBUF и LVDS_25 OBUF требуют VCCO = 2.5В. Посему LVDS_25 IBUF можно затолкать и к LVCMOS_33 OBUF (VCCO = 3.3V) и к LVPECL_25 OBUF (VCCO = 2.5V).
Для Virtex-5: справедливо всё вышесказанное, но только теперь надо глядеть в Table 6-39 (I/O Compatibility).

А вот если Вам нужен полноценный LVPECL (на 3.3В), тогда Вам прийдётся либо (как мне) собирать эмуляцию LVCMOS_33 и быть готовым к неприятностям от заниженной средней точки, либо (как в тихоря рекомендует Xilinx) ставить нормальные преобразователи LVDS (настоящий, а поэтому 2.5В) в нормальный LVPECL (3.3В). Тогда у Вас все выходы станут LVDS_25, и, соответственно, отпадут все вопросы о том, чем и как их питать.