Вопрос элементарный, но я не сталкивался с LVDS на ПЛИС. В доке на данные чипы в разделе "Specific Guidelines for I/O Supported Standards" описано подключение, но не сказано о напряжении питания банка. Значит должно быть 3,3В по логике. Однако открыл схему отладочной платы и увидел что банк, настроенный на работу с LVDS, питается от 2,5В. Не хотелось бы ошибиться. Какое напряжение подавать на Vcco? Есть ли еще какие тонкости с питанием для работы с LVDS и LVPECL.
Ух ты, приятно читать знающего человека Некогда было подробнее расписывать, уж извините. Мне нужно по LVPECL тактировать АЦП ADS5474. Брать данные с нее же, но по LVDS. И уже выкидывать данные внешнему устройству тоже по LVDS (этого устройства пока у меня нет, и знаю только что надо через LVDS работать)
Вы натурально глумитесь 400 MSPS ADC тактировать от ПЛИС: там джиттер в даташте нормируется фемтосекундами. Надо либо ставить ADC со встроенной PLL тогда, так ее можно будет и по LVCMOS тактировать, либо ставить внешнюю PLL, так у нее будут честные LVPECL.
Для LVDS и LVPECL какое питание банка должно быть?, Для Virtex 4 и 5.
Jun 2 2009, 09:30
Некогда было подробнее расписывать, уж извините. Мне нужно по LVPECL тактировать АЦП ADS5474. Брать данные с нее же, но по LVDS. И уже выкидывать данные внешнему устройству тоже по LVDS (этого устройства пока у меня нет, и знаю только что надо через LVDS работать)
