Стандарт LVDS определяет уровни сигналов как 1,2 +- 0,2В (плюс минус некоторый допуск). Если у Вас LVDS сигнал имеет другой уровень - это не LVDS. Если Вы имели в виду питание передатчика и приемника LVDS (напр. FPGA требует питание банки с выходами LVDS равным 2,5В, а какой либо приемник питается от +5В, хотя обычно это 3,3В) , то они прекрасно соствкуюися, при условии выполнения требований по терминации на выходе и входе. Проверьте, правильно ли Вы задали режим LVDS выходов в ПЛИСе
|