Вопрос по корам контроллеров SDRAM, помогите найти Опции

[fly]

Помогите найти человеческую кору контроллера SDRAM на VHDL для реализации на ПЛИС Xilinx
"Человеческая" подразумевает возможноть изменения разрядности шины данных и адреса, а также обязательно наличие режима burst для чтения и записи

[v_mirgorodsky]

А кто нибудь реально использовал эти корки от Xilinx и Altera в реально работающих проектах? Те, что отдаются на шару после простой регистрации?

Нормальный быстрый и функциональный SDRAM контроллер "весит" не менее 700-800 триггеров, 300-400 логических функций, а его исходники занимают никак не меньше 400-500kB. Просто так, за регистрацию, такие исходники никто не отдает.