Вопрос по корам контроллеров SDRAM, помогите найти Опции

[fly]

Помогите найти человеческую кору контроллера SDRAM на VHDL для реализации на ПЛИС Xilinx
"Человеческая" подразумевает возможноть изменения разрядности шины данных и адреса, а также обязательно наличие режима burst для чтения и записи

[alex_k]

Я моделировал в ModelSim контроллер генерируемый Xilinx MemoryGenerator (mig007_rel6) совместно с vhdl моделью DDR SDRAM 256Mbitx16 от Samsung - модель на работу контроллера реагирует без ошибок, а вот насчет физического размещения в таблетке мне пока просто приходится верить на сам MemoryGenerator, он типа делает физразмещение в выбраной плис с заданной привязкой контактов, вроде проходит синтез и пласе-роут, вроде все констрейны выполняются, но как только будет готово железо буду запускать. В любом случае, от генерит собственно исходник контроллера и на базе него наверняка можно будет собрать работающий и под необходимые функции.