как бы место в FPGA выкроить?, Spartan-3 Опции

[_zx_]

Добрый день.
при загрузке FPGA из XCF01S в память флешки можно загрузить программы для 2-х FPGA.
Вопрос:
можно ли эти программы загружать в одну и ту же FPGA по выбору.(например, используя для этого некую внешнюю схему или ещё как)?

ПС: проект не помещается и очень не хочется на разводить новую плату с более старшим представителем семейства.
Поэтому есть идея грузить в одну плис 2 разных куска программы, отвечающих каждый за свою часть работы.
Загрузка соответствующего куска происходит при определённом внешнем воздействии(пусть это будет нажатие кнопки )
На самый крайний случай можно поставить 2 микросхемы памяти и мультиплексировать DO, но это не краиво...

[Михаил_K]

Если не ошибаюсь, то загрузка ПЛИСа начинается тогда, когда из ОЗУ в ПЛИС попадает некоторе синхрослово, в котором содержится ключ с типом плиса. Если ключи совпадают, то плис грузится, если нет, то данные просто игнорируются до появления нужного синхрослова. Отсюда напрашивается такой вариант. Если нужна загрузить битовый поток, находящийся в начале ОЗУ, то загрузка идет обычным образом, если во второй половине ОЗУ, то в начальный момент следует отключить Do от плиса на некоторое время, чтобы синхрослово первого битового потока не попало в ПЛИС. Таким образом первый битовый поток будет проигнорирован, а второй загружен. Можно сделать на счетчике и логике, но современные микроконтроллеры обладают меньшими размерами и сравнимой стоимостью. Например 8 ногий PIC, или AVR типа ATtiny12 или ATtiny15 вполне справятся с задачей.

[XVR]

Если не ошибаюсь, то загрузка ПЛИСа начинается тогда, когда из ОЗУ в ПЛИС попадает некоторе синхрослово, в котором содержится ключ с типом плиса. Если ключи совпадают, то плис грузится, если нет, то данные просто игнорируются до появления нужного синхрослова. Отсюда напрашивается такой вариант. Если нужна загрузить битовый поток, находящийся в начале ОЗУ, то загрузка идет обычным образом, если во второй половине ОЗУ, то в начальный момент следует отключить Do от плиса на некоторое время, чтобы синхрослово первого битового потока не попало в ПЛИС.

ПЛИС вполне может найти это 'синхрослово' и в середине потока В результате получим загруженную (неуспешно) прошивку.

Таким образом первый битовый поток будет проигнорирован, а второй загружен. Можно сделать на счетчике и логике, но современные микроконтроллеры обладают меньшими размерами и сравнимой стоимостью. Например 8 ногий PIC, или AVR типа ATtiny12 или ATtiny15 вполне справятся с задачей.

'8 ногий PIC' вполне может сам прочесть прошивку из DF и загрузить в FPGA, причем оттуда, откуда надо

[Михаил_K]

ПЛИС вполне может найти это 'синхрослово' и в середине потока В результате получим загруженную (неуспешно) прошивку.

На сколько мне известно - не может