реклама на сайте
подробности

 
 
> Странности в зазорах между шейпом и падом в PCB Editor 16.2
SergeyDDD
сообщение Jun 26 2009, 08:09
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 231
Регистрация: 7-12-06
Из: Киев
Пользователь №: 23 248



Делаю земляной динамический шейп на внешнем слое платы.
После обновления шейпа на одинотипных пинах вижу что зазор "Antipad" где то на 5 милсов больше чем "Thermal", хотя в Padstack Designer для этого пина эти зазоры абсолютно одинаковые.

Кроме того визуально заметно что эти зазоры больше чем указаны в Padstack Designer

В параметрах шейпа в "Clearances" на SMD pin стоит "termal/anti" и равное 0.
В параметрах пина дополнительные парамеры типа "dyn_clearance_oversize" не установлены.

Что еще регулирует эту разницу? Существует еще какой параметр в опциях проекта?
Уже устал искать.
Очень не хочется каждый пин в отдельности подстраивать, да и библиотеку пада не хочу трогать

Или это глюк программы?

Сообщение отредактировал SergeyDDD - Jun 26 2009, 08:16
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Old1
сообщение Jun 26 2009, 09:45
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 697
Регистрация: 26-07-05
Из: Могилев
Пользователь №: 7 095



Цитата(SergeyDDD @ Jun 26 2009, 10:09) *
Делаю земляной динамический шейп на внешнем слое платы.
После обновления шейпа на одинотипных пинах вижу что зазор "Antipad" где то на 5 милсов больше чем "Thermal", хотя в Padstack Designer для этого пина эти зазоры абсолютно одинаковые.

Кроме того визуально заметно что эти зазоры больше чем указаны в Padstack Designer

В параметрах шейпа в "Clearances" на SMD pin стоит "termal/anti" и равное 0.
В параметрах пина дополнительные парамеры типа "dyn_clearance_oversize" не установлены.

Что еще регулирует эту разницу? Существует еще какой параметр в опциях проекта?
Уже устал искать.
Очень не хочется каждый пин в отдельности подстраивать, да и библиотеку пада не хочу трогать

Или это глюк программы?

Возможно что к пинам соединенным с шейпом применяется ограничения из набора "Sam net spaсing", которое отличается от аналогичного ограничения в наборе "Spaсing". Использование "termal/anti" для смд-пинов должно было бы отменить зазоры указанные в "Sam net spaсing", но возможно для этого конкретного шейпа у Вас для смд-пинов стоит "DRC".
Проверьте какое правило применяется к пинам (команда "cns show" кликаем по пину затем по шейпу в появившемся окошке будут правила и зазоры), проверьте настройки этого конкретного шейпа (команда "shape select" и в контекстном меню "parameters")...
Go to the top of the page
 
+Quote Post
SergeyDDD
сообщение Jun 26 2009, 10:20
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 231
Регистрация: 7-12-06
Из: Киев
Пользователь №: 23 248



Цитата(Old1 @ Jun 26 2009, 12:45) *
Возможно что к пинам соединенным с шейпом применяется ограничения из набора "Sam net spaсing", которое отличается от аналогичного ограничения в наборе "Spaсing". Использование "termal/anti" для смд-пинов должно было бы отменить зазоры указанные в "Sam net spaсing", но возможно для этого конкретного шейпа у Вас для смд-пинов стоит "DRC".
Проверьте какое правило применяется к пинам (команда "cns show" кликаем по пину затем по шейпу в появившемся окошке будут правила и зазоры), проверьте настройки этого конкретного шейпа (команда "shape select" и в контекстном меню "parameters")...


В настройках шейпа я на "SMD pin" я изначально установливал "termal/anti" равное 0.

А вот по поводу правил к пин-шейп вот такая каша:

Два пина одного элемента (емкости)

- 1-я пара шейп/пин
Net +1.5VD GND
Air gap distance between elements = 13.02 mils
Resolved Spacing Constraints Resolved Level Source Name Constraint Value
Design DEFAULT Shape to SMD Pin Spacing 7 MIL

- 2-я пара шейп/пин
Net GND GND
Air gap distance between elements = 15.02 mils
Resolved Same Net Spacing Constraints Resolved Level Source Name Constraint Value
Design DEFAULT Shape to SMD Pin Same Net Spacing 5 MIL
Design DEFAULT Same Net Check Flag Off

тоесть к земляному пину применяется правило Same Net Spacing
Почему?

С диповыми пинами таких проблем нет
...
Сделал Design DEFAULT Shape to SMD Pin Spacing = Design DEFAULT Shape to SMD Pin Same Net Spacing = 7милс
Зазоры выровнялись, но тем не менее они больше чем указаны в Padstack designer (10милс)
А реально около 13-15милс
Бред какой то

Сообщение отредактировал SergeyDDD - Jun 26 2009, 10:36
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th July 2025 - 12:52
Рейтинг@Mail.ru


Страница сгенерированна за 0.01384 секунд с 7
ELECTRONIX ©2004-2016