реклама на сайте
подробности

 
 
> Altera. Работа с LogicLock в Quartus 7.2
Ethereal
сообщение Jul 2 2009, 13:34
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 114
Регистрация: 7-05-08
Из: РФ, Москва
Пользователь №: 37 354



Добрый день.
Подскажите такую вещь, пожалуйста.
Столкнулся с тем, что пересборка проекта занимает существенное время, что не есть хорошо, потому что малейшее изменение в проекте приводит к необходимости полной переработки. Поэтому я решил использовать в проекте залоченную логику, чтобы использовать полный инкремент при компиляции.
Каждому модулю в верхнем уровне назначил регион с авто-настройками. Откомпилировал. В итоге скорость упала в два раза. Соответственно пропал смысл делать бэк-аннотейт, потому что требования к проекту не выполняются.

Что я делаю не так?


--------------------
SystemVerilog - язык, заточенный Альтерой под свои кристаллы теми же приемами использования примитивов, что и AHDL. ©
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Sefo
сообщение Jul 2 2009, 20:25
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 429
Регистрация: 11-08-05
Из: Санкт-Петербург
Пользователь №: 7 537



Цитата(Ethereal @ Jul 2 2009, 17:34) *
Добрый день.
Подскажите такую вещь, пожалуйста.
Столкнулся с тем, что пересборка проекта занимает существенное время, что не есть хорошо, потому что малейшее изменение в проекте приводит к необходимости полной переработки. Поэтому я решил использовать в проекте залоченную логику, чтобы использовать полный инкремент при компиляции.
Каждому модулю в верхнем уровне назначил регион с авто-настройками. Откомпилировал. В итоге скорость упала в два раза. Соответственно пропал смысл делать бэк-аннотейт, потому что требования к проекту не выполняются.

Что я делаю не так?


LogicLock, все же, не для этих целей. Вместо LogicLock попробуйте Partition. Если без LogicLock Вас устраивает разводка, то с помощью Partition Вы сможете ее зафиксировать для тех модулей, которые Вы не меняете. Причем Partition не будет, как LogicLock, пытаться сгруппировать все логические ячейки блока в одной небольшой области ПЛИС выделенной специально для этого блока. Так что разводка не сильно будет отличаться от режима с отключенной инкрементальной компиляцией и, скорее всего, вы получите и хорошее время компиляции и неплохую разводку.
Go to the top of the page
 
+Quote Post
DmitryR
сообщение Jul 3 2009, 06:07
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 535
Регистрация: 20-02-05
Из: Siegen
Пользователь №: 2 770



Цитата(Sefo @ Jul 3 2009, 00:25) *
Причем Partition не будет, как LogicLock, пытаться сгруппировать все логические ячейки блока в одной небольшой области ПЛИС выделенной специально для этого блока.

На практике Partition без LogicLock большого эффекта может не дать, так как если блоки сильно пересекаются то переразводка одного приведет к частичной переразводке другого.
Go to the top of the page
 
+Quote Post
Sefo
сообщение Jul 6 2009, 19:48
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 429
Регистрация: 11-08-05
Из: Санкт-Петербург
Пользователь №: 7 537



Цитата(DmitryR @ Jul 3 2009, 10:07) *
На практике Partition без LogicLock большого эффекта может не дать, так как если блоки сильно пересекаются то переразводка одного приведет к частичной переразводке другого.


Пересекающиеся блоки на разные Partition не назначить - пересекающимися могут быть только LogicLock Regions. Partition это минимум один полный модуль модуль.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th July 2025 - 04:17
Рейтинг@Mail.ru


Страница сгенерированна за 0.02281 секунд с 7
ELECTRONIX ©2004-2016