Использование PLL Cyclone 3 в качестве источника для вснешнего PLL Опции

[Вовка_Бызов]

Собираем процессорый модуль с поддержкой в виде ПЛИС Cyclone 3. Процессор - TMS320C6455. На вход PLL процессора подаются 2 частоты (в нашем случае PLL Core - 50MHz, PLL DRAM - 20MHz). Так вот - появилась мысль поиграться с частотой для PLL DRAM (она в процессорной PLL умножается на 20 и гонится в интерфейс памяти). Для этого - подать уже существующие 50 МГц на PLL циклона и уже из него вынимать частоту для PLL DRAM процессора - а второй генератор тупо выкинуть.

Вопрос к гуру. Возможно ли получаемый сигнал из PLL FPGA подавать на вход PLL процессора? Со всех точек зрения (в частности - с точки зрения стабильности параметров сигнала на выходе PLL FPGA)...

Спасибо

PS. Видел похожую схему - но там почему-то в качестве опорного генератора для PLL DRAM использовался внешний PLL в отдельной микросхеме... При наличии Cyclone 2 на плате...

[DmitryR]

Так вот - появилась мысль поиграться с частотой для PLL DRAM

Зачем? Быстродействие вы существенно не увеличите, а гемморой наживете.

[Вовка_Бызов]

Зачем? Быстродействие вы существенно не увеличите, а гемморой наживете.

Скорее - наоборот - пытаемся подстелить соломку - если DDRAM не запустится на 400 МГц.. Хоть на 200 поиграемся..

[DmitryR]

Значит тот, кто так разведет плату и перепаяет кварц в наказание.