Глобальный ресет и Xilinx Опции

[dr.Livsy]

При изучении руководства по 3-му спартану наткнулся на пару интересных статей от Xilinx`a:
WP272: Get Smart About Reset: Think Local, Not Global, WP275: Get Your Priorities Right - Make Your Design up to 50% Smaller.
В них убедительно доказывается, что использование глобального ресета в ПЛИС не есть хорошо с точки зрения надежности и места занимаемого проектом в ПЛИС. При этом говорится, что при конфигурации ПЛИС вырабатывает сигнал Global Set\Reset и все триггеры и память переводяться в преодпределенное состояние. Однако, насколько я понял это состояние задается с помощью аттрибутов для библиотечных элементов. А как сделать аналогичную вещь для любой синхронной схемы без использования библиотечных триггеров и памяти от Xilinx?

[des00]

При изучении руководства по 3-му спартану наткнулся на пару интересных статей от Xilinx`a:
WP272: Get Smart About Reset: Think Local, Not Global, WP275: Get Your Priorities Right - Make Your Design up to 50% Smaller.
В них убедительно доказывается, что использование глобального ресета в ПЛИС не есть хорошо с точки зрения надежности и места занимаемого проектом в ПЛИС.

насколько я помню там доказывается не это, там утверждается что во всем важна мера и нужно сбрасывать только то, что должно быть сброшено. А с учетом архитектуры хилых это дает дополнительные бонусы в производительности и ресурсе и не факт что это будет так у альтер, латексов и других чипах.

При этом говорится, что при конфигурации ПЛИС вырабатывает сигнал Global Set\Reset и все триггеры и память переводяться в преодпределенное состояние. Однако, насколько я понял это состояние задается с помощью аттрибутов для библиотечных элементов. А как сделать аналогичную вещь для любой синхронной схемы без использования библиотечных триггеров и памяти от Xilinx?

если синтезатор поддерживает синтез начальной инициализации то решение тривиально, в противном случае, если нет такой опции синтезатора (как например Power Up Don't Care у альтер) ручками.