реклама на сайте
подробности

 
 
> DC : можно ли довести до конца (map, optimization) проект с black-box-ом?, хочется report_area, report_timing и т.п. а IP памяти никак не дают...
yes
сообщение Aug 17 2009, 08:50
Сообщение #1


Гуру
******

Группа: Свой
Сообщений: 2 198
Регистрация: 23-12-04
Пользователь №: 1 640



то есть имеется текстовое описание IP, либа для которого нет.
возможно ли прогнать полный синтез, чтобы оценить/поискать критические пути и т.п. в остальной части?

возможно проще создать свою псевдо lib-у (подправить lib такогоже IP от старой технологии)

--------------------

как лучше это сделать?
где посмотреть как делать?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
sleep
сообщение Aug 17 2009, 12:45
Сообщение #2


Частый гость
**

Группа: Свой
Сообщений: 77
Регистрация: 21-09-06
Из: msk
Пользователь №: 20 563



1. наверное проще по распиновке просто создать .lib, указав названия пинов, и, например, нагрузки+площадь без данных по таймингу, мощности.
в ней можно сразу же описать разумные timing arcs.
2. можно просто написать пустышку-заглушку на verilog/VDHL?

Сообщение отредактировал sleep - Aug 17 2009, 12:45
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 03:21
Рейтинг@Mail.ru


Страница сгенерированна за 0.02121 секунд с 7
ELECTRONIX ©2004-2016