Оптимизация VHDL-кода Опции

[Deddy85]

Здравствуйте.
Начальство в У.З. где я работаю в приказательном тоне заставило написать научную статью о существующих методах оптимизации VHDL-кода которые применяю синтезаторы xillinx и altera, либо других фирм, в принципе не важно, хоть симплифай. На сайте производителей очень мало информации, разве что какие ключи использовать для оптимизации в их IDE, но не слова о принципах.
Если кто владеет подобной информацией, просьба поделится. Так же интересую статьи в интернете на эту тем. Поделитесь ссылочками, пожалуйста.
Буду превелико благодарен за любую информацию.

[SFx]

буквально вчера конструкцию VHDL

Код

sum<=signal1+signal2+7+25;

Quartus 9.0 раздлжил на 4 последовательных сумматора, хотя с тем же успехом можно было посчитать сумму 7 и 25 и сделать все на трех.
Самое забавное, когда нечто подобное было с Xilinx (правда синтез на Synplify был) таких багов вроде бы не было...