Оптимизация VHDL-кода Опции

[Deddy85]

Здравствуйте.
Начальство в У.З. где я работаю в приказательном тоне заставило написать научную статью о существующих методах оптимизации VHDL-кода которые применяю синтезаторы xillinx и altera, либо других фирм, в принципе не важно, хоть симплифай. На сайте производителей очень мало информации, разве что какие ключи использовать для оптимизации в их IDE, но не слова о принципах.
Если кто владеет подобной информацией, просьба поделится. Так же интересую статьи в интернете на эту тем. Поделитесь ссылочками, пожалуйста.
Буду превелико благодарен за любую информацию.

[SFx]

буквально вчера конструкцию VHDL

Код

sum<=signal1+signal2+7+25;

Quartus 9.0 раздлжил на 4 последовательных сумматора, хотя с тем же успехом можно было посчитать сумму 7 и 25 и сделать все на трех.
Самое забавное, когда нечто подобное было с Xilinx (правда синтез на Synplify был) таких багов вроде бы не было...

[des00]

буквально вчера конструкцию VHDL

Код

sum<=signal1+signal2+7+25;

Quartus 9.0 раздлжил на 4 последовательных сумматора, хотя с тем же успехом можно было посчитать сумму 7 и 25 и сделать все на трех.
Самое забавное, когда нечто подобное было с Xilinx (правда синтез на Synplify был) таких багов вроде бы не было...

Код

module sum_test (input shortint a, b, output shortint c);
  assign c = a + b + 7 + 25;
endmodule

вы аттач имеете в виду ?

тогда объясните как квартус реализовал это все на

+------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+---------------------------------------------+--------+
; Resource ; Usage ;
+---------------------------------------------+--------+
; Estimated Total logic elements ; 27 ;
; ; ;
; Total combinational functions ; 27 ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 0 ;
; -- 3 input functions ; 15 ;
; -- <=2 input functions ; 12 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 2 ;
; -- arithmetic mode ; 25 ;
; ; ;
; Total registers ; 0 ;
; -- Dedicated logic registers ; 0 ;
; -- I/O registers ; 0 ;
; ; ;
; I/O pins ; 48 ;
; Maximum fan-out node ; Add0~0 ;
; Maximum fan-out ; 2 ;
; Total fan-out ; 132 ;
; Average fan-out ; 1.07 ;
+---------------------------------------------+--------+

ЗЫ. RTL это не то что синтезируется %)

Эскизы прикрепленных изображений