реклама на сайте
подробности

 
 
> Интерфейс Е2, кто как делает.
Михаил_K
сообщение Jul 29 2009, 09:59
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 552
Регистрация: 29-02-08
Пользователь №: 35 481



Добрый день. Подскажите плиз. Кто как реализует сейчас интерфейс Е2. Раньше была микросхема TXC-02050 (02054). Но они уже давно сняты с производства. Есть ли какая-нибудь альтернатива, или Е2 вымер окончательно?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
cdg
сообщение Jul 30 2009, 13:55
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 313
Регистрация: 8-09-04
Из: Таганрог
Пользователь №: 617



Цитата(Михаил_K @ Jul 29 2009, 13:59) *
Добрый день. Подскажите плиз. Кто как реализует сейчас интерфейс Е2. Раньше была микросхема TXC-02050 (02054). Но они уже давно сняты с производства. Есть ли какая-нибудь альтернатива, или Е2 вымер окончательно?

А какие параметры линейного интерфейса требуются, если в пределах 6дб кабельного затухания можно и на рассыпухе, в свое время делал а DPLL и фреймер реализовывал в FPGA. ИМХО Е2 держится только за счет радиорелеек 8Мбит, сложно представить кому он еще нужен.
Go to the top of the page
 
+Quote Post
Михаил_K
сообщение Aug 3 2009, 05:23
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 552
Регистрация: 29-02-08
Пользователь №: 35 481



Цитата(cdg @ Jul 30 2009, 17:55) *
А какие параметры линейного интерфейса требуются

Беда в том, что требуется это:
Фазовое дрожание и дрейф фазы должны соответствовать требованиям Приложений ППР (Рек. МСЭ-Т):
- на входе Приложение 9 (G.823)
- на выходе Приложение 11 (G.742)
- передачи Приложение10 (G.921)

Больше всего напрягают требования по входу(G.823)

А затухание требуется в соотвествии с G.703.

Поэтому на рассыпухе стремно делать.
Go to the top of the page
 
+Quote Post
cdg
сообщение Aug 27 2009, 14:17
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 313
Регистрация: 8-09-04
Из: Таганрог
Пользователь №: 617



Цитата(Михаил_K @ Aug 3 2009, 09:23) *
Беда в том, что требуется это:
Фазовое дрожание и дрейф фазы должны соответствовать требованиям Приложений ППР (Рек. МСЭ-Т):
- на входе Приложение 9 (G.823)
- на выходе Приложение 11 (G.742)
- передачи Приложение10 (G.921)

Больше всего напрягают требования по входу(G.823)

А затухание требуется в соотвествии с G.703.

Поэтому на рассыпухе стремно делать.

G.703 нет требований по максимальному кабельному затуханию, может и подзабыл но там шаблон для сигнала без затухания.
Требования по входу ерунда, т.к. DPLL это все сожрет, единственное нужно потом все отфильтровать нормально.
Делал все на россыпи, компаратор, АРУ, все тестилось в ЛОНИИС в лаборатории синхронизации проблем не было ни с Е1 ни с Е2, полоса подавления джиттера по Е1 составила 0.5Гц (джиттер аттенюатор подобный LXT352 делал), по Е2 этого не тмеряется т.к. обычно система рабортатет на разных частотах по приему и передаче, даже если нужно делать синхронно это не проблема в FPGA можно нормальный ФАПЧ организовать.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 13:58
Рейтинг@Mail.ru


Страница сгенерированна за 0.01392 секунд с 7
ELECTRONIX ©2004-2016