shift, ! Опции

[Egel]

У кого-нибудь есть мысли - как реализовать логический, циклический и арифметический сдвиг на одном 64-разрядном сдвигателе? Все это дело за такт - без конвейеров. Операнд - 64-разрядное число.

Если писать


assign vix = {vxod[63:0], x1, x2, x3, ...} >> sh[5:0];

Где х1, х2 .... - сигналы с мультиплексоров - соответственно ноль, бит операнда или знак операнда.

То синтезируется - 128-разрядный сдвигатель.

Было бы не плохо сделать сдвиг вправо/влево также на одном. По этому поводу была задумка сделать операцию mirror (т.е. полную инверсию операнда) на входе и выходе.

Если кто что подскажет - буду признателен.

[des00]

У кого-нибудь есть мысли - как реализовать логический, циклический и арифметический сдвиг на одном 64-разрядном сдвигателе? Все это дело за такт - без конвейеров. Операнд - 64-разрядное число.

а что сложного то ?

Код

//логический
unsigned pipa, popa;
pipa = n_rigth_left ? pipa << shift : pipa >> shift;

//арифметический
signed pipa, popa;
pipa = n_rigth_left ? pipa <<< shift : pipa >>> shift;

//циклический
typedef unsigned this_t;
typedef unsigned shift_t;
pipa = round_shift(popa, shift, n_rigth_left);

function automatic data_t round_shift (input data_t data, shift_t shift, bit n_rigth_left );
  for (int i = 0; i < shift; i++) begin
    if (n_rigth_left)
      data = {data[$high(data)-1 : 0], data[$high(data)]};
    else
      data = {data[0], data[$high(data) : 1]};
  end
  return data;
endfunction

а дальше пусть синтезатор разбирается. Но тормоза будут еще те %)

[yes]

а дальше пусть синтезатор разбирается. Но тормоза будут еще те %)

там должно синтезироватся n-мультиплексоров, где n - разрядность shift
даже в примитивной FPGA, это всего n (для 64х битного слова - 6(?) уровней логики), что во многих случаях не сложно

а во многих FPGA стоят дополнительные элементы для мультиплексирования - то есть еще проще

для АЗИКов вроде бы никогда барель-шифтеры не вызывают проблем со времянкой также