virtex4 и 11 EDK, не дружат. Опции

[rv3dll(lex)]

До сумасшествия уже дошло. Оказывается визард может сгенерировать нерабочий проект под 403 плату от ксайлинкс.
Проблема в том, что программа в принципе не работает из памяти, на шине OCM / причём что данные что инструкции помещённые туда не работают. Также не работает отладчик. Короче полная ........

[Kuzmi4]

В обсчем на будущее есчё баг расскажу, может кому время сэкономит - если ставить endpoint хардварный и MIG v3.1 с фифошным переходником из endpoint домена - битстрим сгенерить нельзя будет с настрйоками для мапа по дефолту (хотя в такой конфиге все времянки ОК):

ERROR:PhysDesignRules:1576 - Dangling pins on
block:<u_memc/u_memc/u_ddr2_top_0/u_mem_if_top/u_usr_top/u_usr_wr/.gen_wdf[1]
.u_wdf>:<FIFO36_72_EXP_FIFO36_72_EXP>. FIFO pin TIEOFFREGCEAL and
TIEOFFREGCEAU must be connected to VCC.

Если же наколдовать с настройками так чтоб времянки упали (constraint not met когда) - тогда битстрим генерится.

Саппорт сначала признался, что это их бага

There's a known issue about this. Please check "ignore_keep_hierarchy " in MAP properties.It should fix the problem.

Однако когда их метода незаработала и я им про это собщил - настала глобальная тишина уже неделю как...