Цитата(des00 @ Nov 22 2005, 11:25)

А насчет параметров меня интересовала в превую очередь конвеерная схема или не конвеерная, кол-во тактов и латентность по тактам на одну операцию ДКТ, разрядность входной/выходной шины (в словах). но если у вас 8 умножителей то подразумеваю что вы "режете" матрицу по строкам/столбцам и потом работаете с ней. Начет транспонирования на памяти хммм спорно спорно, тут т архитектуры зависит, иногда бывает лучше сделать на регистрах

Угу, все так и выглядит. В первом блоке 4 умножителя, столько же во втором. Pipeline составляет 4 такта на каждый коеффициент, суммарно, на два блока с учетом транспонирования - около 80 тактов. Данные на вход могут подаваться без пауз. Рабочая частота для Cyclone II 8 speed grade составляет 160MHz и ограничивается умножителями. Код синтезируется и под Xilinx и под Altera.
Транспонирование на регистрах - забавно, каких-нибудь 1400 триггеров, плюс некоторое количество мультиплексоров и логика управления всем этим хозяйством - не, мы лучше как-нибудь с памятью поработаем