Группа: Свой
Сообщений: 384
Регистрация: 26-12-04
Пользователь №: 1 682
Привет всем!
Как описать на VHDL выражение y=sqrt(a^2 + b^2), так чтобы Симплифай реализовал это на DSP-блоках Altera Cyclone? Собственно, затруднение вызывает описание самого корня. Я тут только начинаю заниматься Вышкой на ПЛИС, так что сильно ногами не пинайте. Меня не интересуют апроксимации этого выражения другими или применение CORDIC ранее рассмотренные на форуме, а именно поведенческое описание на VHDL и синтез этой беды на DSP-блоках.
Был удивлен :-\ У меня получилось три стадии регистров, Cyclone II, 16-битный вход, 8-битный выход и 98MHz как дети в школу Да, Altera постаралась. Получается, что возможно реализовать корень квадратный в виде ассинхронной схемы. Единственное предложение какое есть для переносимости - это попытаться реализовать тоже самое на RTL и использовать как собственный модуль - но здесь надо действительно поискать другой, более эффективный алгоритм.
Теорема Пифагора в FPGA, Вычисление y=sqrt(a^2 + b^2)
Nov 22 2005, 06:28
Да, Altera постаралась. Получается, что возможно реализовать корень квадратный в виде ассинхронной схемы. Единственное предложение какое есть для переносимости - это попытаться реализовать тоже самое на RTL и использовать как собственный модуль - но здесь надо действительно поискать другой, более эффективный алгоритм.
