Возможно ли в принципе сделать такое с использованием ПЛИС?, Реализовать относительно сложную мат. обработку данных Опции

[Ibragim]

День добрый.
Есть следующий вопрос - возможно ли реализовать (хватит ли производительности, возможно ли вводить данные в таком формате, не будет ли проект уж совсем заоблачной сложности) на ПЛИС, желательно Altera, алгоритм такого плана:

1. Поток входных данный 64 целочисленных слова за период, частота 3,5 МГц
2. В обработке будут актуальны входные данные на 10 - 20 периодов "назад", то есть их нужно помнить
3. С каждым словом и предыдущими полученными по этому каналу данными (см п.1) нужно совершить 10 - 20 операций типа умножение/деление, и 2-3 операции тригонометрических функций
4. С полученными результатами пункта 3 необходимо произвести еще несколько операций умножения/сложения
5. Результат - слово, его нужно выводить с небольшой частотой, успеем.

Если такое возможно в принципе, буду пытаться осваивать

P.S. Если не сложно, презентуйте пожалуйста элементарную графическую схемку-проект для MAX+plus II сложения двух слов и описание как посмотреть симулирование работы такого девайса.

[RobFPGA]

Приветствую!

Для реализация вычислений в FPGA или DSP - есть свои плюсы и минусы. Для FPGA - плюс - возможность работать с очень большим потоком данных , минус - сложность реализации сложных алгоритмов мат. обработки. Для DSP с точностью наоборот . В поставленном вопросе например если предположить что входные слова 16 бит то поток данных составит 448 MB/сек. ввести такой поток наприме в тотже TI320c6416 уже проблема а ведь надо еще и посчитать и вывести.
Для FPGA - это не сложно. Построение много процесорной системы порождает проблему разделения входных данных, синхронизации вычислениий , объединения на выходе. Без FPGA не обойтись

Для определения возможности реализации алгоритма в FPGA или в DSP надо прикинуть необходимое быстродейсвие. Также необходимо учесть накладные расходы - потоки данных на ввод и вывод, требуемый объем и скорость доступа к памяти, возможность распаралеливания и допустимость конверизации(и соответствующей задержки в получении результата) операций и. т. д. .
С точки зрения реализации в FPGA алгоритмов деления и триг. функций - особых проблем нет - надо только проанализировать требуемые точности. Это будет влиять на объем требуемых кристаллов и соответствено цену.

А вобще оптимальным с точки срения структуры обработки есть связка (FPGA + MEM) + (DSP + MEM)

Успехов! Rob.