Что-то с NIOS II не так, Очень медленно работает... Опции

[EXeGLuMATOR]

Имеется - надо принять поток данных (16 бит) и сложить его во внешнюю память (8 бит), потом соотв прочитать и выдать во внешнее устройство (4 бита). В связи со спецификой решения - все делается на параллельных портах. Результат - крайне низкая скорость. Странно очень для RISC-процессора - на кристалле EP1C3 - при частоте проца 200МГц - длительность импульса (поставил бит в порт-снял бит с порта) - соотв частоте 1МГц. Запись 1 МБ памяти занимает около 2-х секунд!!! Это так и должно быть? Quartus 4.2 sp 1 + все стандартное из комплекта. Может чего-то не так настроил?

[Major]

Извеняюсь, немного ошибся (с нисом работаю редко). Но вот как раз намечаетсяновая работа.

Проблема на которыю я сослался относиться только к Data Master, но не к Instruction Master.

Вопрос в ветке цитировать не буду, но ответ разработчика процитирую (разговор идет про NIOS II ver 1.0):

What you're seeing is the result of the Nios data master not being 'latency aware' (the instruction master is, and this allows relatively speedy instruction fetch even with a cache miss). Both master ports on the DMA controller are, and that is why Ken sees the performance he does. In a nutshell, Nios II was really designed to be as simple (small/fast) as possible and deliver best performance when things are cached.

PS: Latency aware means that an Avalon master accepts the 'readdatavalid' signal, rather than merely the 'waitrequest' signal as all masters must do.

В версии 5.0 немного подшаманили Data Master и привертели Tightly Coupled Memory.

А производительность махания битом я сейчас проверю на эвалюхе.