Требуется создать делитель частоты, 10МГЦ->1Гц Опции

[TIT0]

Здравствуйте уважаемые. У меня задача поделить частоту 10МГц до 1 Гц затем эту поделенную частоту(1Гц), синхронизировать по фазе с другой, тоже 1Гц. Сделал это на рассыпухе, с двумя Д-триггерами для синхронизации, да 7 счетчиками к155ие9, но многа жрет собака и мне посоветовали сделать это на ПЛИСе, поиск по форуму так и не дал мне пока ничего интересного, поэтому я решил создать тему и спросить мнение знающих людей. Реально ли сделать это на плисе? Если да то какой плис для этого лучше выбрать, я никогда не имел опыта работы с плисами, программировал только контроллеры.
Условия задачи
1. По возможности быстродействующий, минимальное время задержки сигнала вход->выход.
2. Малое энергопотребление.
3. Прошивка должна храниться в энергонезависимой памяти, чтобы не прошивать каждый раз при запуске.
4. "Быстрое" освоение.
Желательно Атмел. И я так подозреваю, что нужен будет программатор и среда программирования, какие лучше использовать.
Задание одноразовое так что особо "с запасом" ничего не надо.
Спасибо за внимание.

Сообщение отредактировал TIT0 - Nov 3 2009, 22:18

[TIT0]

Спасибо за ответы,

асинхронно ресетить от входной частоты 1 Гц

, я так и делаю, просто я сделал схему на микросхемах к155ие9 и кp1533тм2, а они все вместе много потребляют, поэтому я решил переделать на плисах, собственно вопрос не в том как, а в том на каком плисе это проще и лучше сделать.

Точность 1Гц у меня на микросхемах получилась 0.1мкс. То есть один импульс от 10МГц.

Сообщение отредактировал TIT0 - Nov 4 2009, 10:05

[SM]

собственно вопрос не в том как, а в том на каком плисе это проще и лучше сделать.

Так это элементарно:
1) нужен 1 триггер на синхронизатор входного 1 герца с 10 МГц-ами.
2) нужно два триггера на ловилку фронта входного 1 Гц.
3) нужно делить на 10E6, это вроде как 24 триггера.

Пункты 1..3 требуют 1+2+(24) = 27 ячеек ПЛИС.
Так как счетчик не по модулю 2^N, то будет еще компаратор на сброс, накинем еще пару ячеек.
Итого 29 ячеек. Это грубая прикидка. Точно влезет в EPM3064, возможно влезет в EPM3032.

теперь пишем RTL:

Код

module tsts (clk, in, out);
input clk, in;
output out;

reg [2:0] sync;
always @(posedge clk)
  sync <= {sync[1:0], in};
  
wire clr;
assign clr = (sync[2:1] == 2'b10);

reg [23:0] cnt;
always @(posedge clk)
  if (clr || (cnt == 24'd9999999))
    cnt <= 24'h0;
  else
    cnt <= cnt + 1'b1;
    
assign out = cnt[23];

endmodule

Синтезируем - получаем 30 ячеек и EPM3032.

Теперь если нужен на выходе меандр, перецентрируем счетчик, не 0...9999999, а 3388608...13388607.

Код

module tsts (clk, in, out);
input clk, in;
output out;

reg [2:0] sync;
always @(posedge clk)
  sync <= {sync[1:0], in};
  
wire clr;
assign clr = (sync[2:1] == 2'b10);

reg [23:0] cnt;
always @(posedge clk)
  if (clr || (cnt == 24'd13388607))
    cnt <= 24'd3388608;
  else
    cnt <= cnt + 1'b1;
    
assign out = cnt[23];

endmodule

Синтезируем - 32 ячейки - опять EPM3032, но совсем под завязку, на 100%.
Проверяем тайминг - на EPM3032ATC44-10 получаем Fmax > 60 MHz. Все ОК.

А, забыл, цель-то потребление. Тогда однозначно выбираем ПЛИС серии ispMACH 4000ZE , тоже наверное 32 ячейки (только надо проверить, так как тут притык, я не буду синтезировать). Докучи она 5-вольт-толерантна по входам. Вот и все, задача решена. В результате мой выбор - LC4032ZE-7TN48C, цена примерно $1.6 за сотню при покупке через ABN Universal. Только, повторю, так как тут впритык, надо проверить синтезом под это семейство. А то может, если меандр нужен, переделать конструкцию в последовательные делитель на 5000000 и на 2 вместо центрированного счетчика с загрузкой, это вернет (должно вернуть) на 30 ячеек.

ЗЫ. Касаемо освоения - lattice/altera/xilinx будут примерно одинаковы. Главное освоить verilog, для чего достаточно какого нибудь симулятора. А вот с Вашим любимым атымелом можете и повозиться, они сдирательством занимались, и софт там... И потребление... Ну в общем не буду продолжать