Как посмотреть MCLK у MSP430F449, проблемы с железом? Опции

[SGP]

Народ помогите советом. Мучаю "MSP430F449IPZ rev G" под IAR321 c помощью MSP-FETP430IF v1.4.
стоит 2 кварца: 32768 и 4 MHz, процессор работает от DCO. Включаю второй кварц на 4 MHz, видно как он начинает генерить.
програмирую Р1.1_DIR Р1.4_DIR Р1.5_DIR на вывод и переключаю на алтернативную функцию
Р1.1_SEL Р1.4_SEL Р1.5_SEL. Смотрю осцилографом и вижу тоько ACLK на 82 выводе(Р1.5).
На ножках Р1.4-83(SMCLK) Р1.1-86(MCLK) висят 1. Порты исправны в режиме вывода всё выводится нормально.
Для меня это первый проект на 430 серии поэтому просьба сильно не пинать и по возможности ткнуть носом где чего я не дочитал.
привожу пример кода

void init_per(void)
{
asm ("BIC.B #0x20, 0x0054 "); // XT2OFF=0

// init_P1
asm ("BIS.B #0x02, 0x0022"); // P1.1_DIR
asm ("BIS.B #0x10, 0x0022"); // P1.4
asm ("BIS.B #0x20, 0x0022"); // P1.5

asm ("BIS.B #0x02, 0x0026"); // P1.1_SEL
asm ("BIS.B #0x10, 0x0026"); // P1.4
asm ("BIS.B #0x20, 0x0026"); // P1.5
}
"Заранее спасибо за ответы.

[jorikdima]

Сорри за поднятие древней темы, но актуально. Почему на 1611 я не вижу клока SMCLK на выходе P1.4 или P5.5, хотя тактирование перифирии им ведется правильно. MCLK на P5.4 вижу успешно. Спячки нету.

Код

BCSCTL1 = RSEL0 + RSEL1 + RSEL2 + XT2OFF;      
DCOCTL  = DCO0 + DCO1 + DCO2;             //DCO ~= 5MHz
BCSCTL2 = DIVS_1;

P5SEL и P5DIR тоже иничу как надо.

[rezident]

Почему на 1611 я не вижу клока SMCLK на выходе P1.4 или P5.5, хотя тактирование перифирии им ведется правильно.

По правилам русского языка вопросительное предложение должно заканчиваться вопросительным знаком. У вас же одни утверждения А не видя кода можно предположить банальные вещи: а) ошиблись номером пина, б) отпадает контакт в щупе осциллографа, в) очки запотели
Приведите исходный код, если хотите нормального совета/ответа.

Update. Пока писал ответ код вы привели, но неполный. Где инициализация портов?