Хорошо, весь так весь.
Код
main()
{
WDTCTL = WDTPW + WDTHOLD;
BCSCTL1 = RSEL0 + RSEL1 + RSEL2 + XT2OFF;
DCOCTL = DCO0 + DCO1 + DCO2; //DCO ~= 5MHz
BCSCTL2 = DIVS_1;
P5SEL = BIT5;
P5DIR = BIT5;
while(1);
}
Проблема глубже судя по всему. Я не могу установить выход в 1 на пинах P5.5/SMCLK, P1.4/SMCLK, P2.0/ACLK, P5.6/ACLK. На любых соседних могу, на тех, которые делят клоки на выход - нет. Потом выяснилось еще больше, клок на выход я все-таки могу подать, но размах меандра... 70 мВ, поэтому я и не видел его с обычной разверткой осциллографа, а как уменьшил стало видно. Частота на выход при этом идет правильная, соответствующая SMCLK. Что это?
Скажите пожалуйста, вы пробовали вывести эти сигналы наружу в контроллерах 1 серии?