фильтрация тактового сигнала c помощью PLL (Cyclone 3), исправляю поганый клок от аналоговой части, который вызывает иголки Опции

[yes]

то есть на вход плис попала пила, которая из-за шумов и прочего вообще черт знает что - то есть основной период присутствует, но "по краям" присутствуют иголки

пропустив сигнал через PLL (1/1) получил сигнал LOCK очень часто падающий (как кажется, на каждую иголку)

после этого переделал тактовый вход на компараторный стандарт (SSTL) ну и "частота" unlock-ов стала маленькая

вопрос :
есть где-нибудь характеристики фильтра (LF/loop filter) PLL?
может есть готовое приложение (app. note) для фильтрации внешнего клока от иголок?

опасаюсь, что имеет место некоторая вероятность потери слежения этой внутренней PLL, а так как от этого такта работает куча цифровых следящих петель - то хотелось бы эту вероятность хоть посчитать...

запаять внешний драйвер на тактовый сигнал невозможно

[DmitryR]

В FPGA нет никаких аналоговых фильтров, соответственно appnote быть не может. Если не можете разрезать дорожку и впаять нормальный тактовый генератор - переделывайте плату.

[yes]

В FPGA нет никаких аналоговых фильтров, соответственно appnote быть не может. Если не можете разрезать дорожку и впаять нормальный тактовый генератор - переделывайте плату.

ну PLL без аналогового фильтра не бывает - это типа принцип работы
в ксайлинсах стоят цифровые DLL-ки, где без фильтра,
а в альтерах честная ПЛЛ, ну и в документации упоминаются биты управляющие источником тока и емкостью/сопротивлением, только там даны некие попугаи N*R и M*C, с заданием коэффициентов N, M, а значения единичных номиналов я не нашел