low-cost приёмник прямого преобразования (27MHz), критика, альтернативы, мозговой штурм Опции

[Doka]

постановка задачи:
создание встраиваемого в аудиооборудование приёмника СиБи диапазона 27МГц (АМ/ЧМ)
для интеграции в существующее оборудование приёмник должен обладать неким user API - это касается управления частотой приёма, порогом шумодава, видом модуляции, сканированием по сетке.
выходной аудиосигнал скорее всего д.б. цифровым (I2S)

PS: приёмник потребительского класса (не для радиолюбителей (тех что с 11-метровыми антеннами)

обзор существующих реализаций:
что-то как-то после гугления грустно и уныло стало...
доморощенные решения на МС3361 и иже с нею.. да и каких-то бородатых годов всё...
нетехнологичное в изготовлении и требующее настройки (катушки, контуры, проч)

про диапазон этот видимо давно забыли и нету изящных в своей простоте решений стиля si47xx..


как я вижу решение:
уж коль скоро надо соблюсть присутствие user API, т.е. будет микроконтроллер и синтезатор, да еще и некая штуковина, переводящая в цифровой формат выходной аудиосигнал, то почему бы не решить задачу напрямик:

взять пятибаксовый (в российской рознице) TMS320VC5501-300МГц и реализовать весь функционал на нём:

1) входной LC-контур + однотранзисторный МШУ
2) смеситель
3) ФНЧ (тут вопросов больше всего) + АЦП (например, TLV320AIC23B)
4) TMS320VC5501 в качестве демодулятора/постобкатчика сигнала, он же - программный DDS для смесителя

===================================


программный DDS, как я себе его вижу:

для сигнала в 30МГц нужна как минимум в 4 раза большая тактовая (120МГц)
DSP работает максимум на 300МГц, конечно на GPIO он её врядли выдаёт (к сожалению, в документации (Table 5−23. GPIO Pins Configured as Outputs Switching Characteristics) приведена только задержка между клоком и появлению сигнала на выходе: 0...8нс - ну, в общем-то, на 120МГц, как минимум сможет пахать)
на GPIO через DMA выводим сами значения для DDS, рассчитанные на лету для конкретной частоты приёма
т.е. имея таблицу значений синуса 0...2pi и возможность "немного подвигать" частоту приёма, подбираем такую частоту, чтобы в неё уложить минимальное число целых периодов,
которые и будем выводить на GPIO. предварительно записав в DMA число семплов (в которые умещается целое число периодов) для данной конкретной частоты приёма.
подключив к ножкам DSP "прецизионные" резистора получаем подобие ЦАПа, после него ФНЧ и на смеситель..
конечно хотелось бы до сборки макета понять какую картинку на спектроанализаторе можно увидеть (фазовые шумы, вносимые PLL процессора и разбросом времени переключения GPIO и значительной нелинейностью характеристики "ЦАП"), и вынести вердикт - годен/не_годен данный способ для приёма узкополосного сигнала..

ну и вопросы конечно по фильтру (фактически - основной селекции) перед АЦП:

в целом, как я понимаю, именно он вносит основной вклад в избирательность по соседнему каналу,
но, хотелось бы сэкономить и тут, использовав внутренний ФНЧ в TLV320AIC23B, пропорционально снизив частоту её тактирования (думаю фильтры на переключаемых конденсаторах меня поймут..) - в даташите на неё довольно красивые картинки для этого ФНЧ
+ для неё заявлен достаточно хороший динамический диапазон - хоть у неё и есть возможность управлять усилением, всёже хотелось не охватывать её петлёй АРУ..
(хотя, на худой конец, зная качество самого СиБи сигнала, сгодится и такое управление усилением через саму TLV320AIC23B)

__________________________________
ваши ставки, господа-инженеры: будет этот плод изобретательного ума принимать (и понимать) человеческую речь СиБи -диапазона?

[=GM=]

Внесу свои 5 пенсов критики и предложений.

1) Программный DDS на 120 МГц это круто, но проц не потянет программно и физически. Каждые 2-3 МЦ надо выдавать значение, а там минимальный бранч 3 МЦ. Даже если успеет, каким-то чудом, будет занят только этим, кто сигнал будет обрабатывать, Пушкин (:-)?

2) Тексасы, кстати, очень интересно представляют спеки на свои чипы. Информацию дают, но так закамуфлируют, что без поллитра не разберёшься. Задержку дают на тогл вывода - 8 нс макс, значит мин. период 16 нс, но поди, догадайся. Но даже это много. Для F2812 - 20 МГц, для F2808 - 25 МГц, а они из более молодого поколения. Для С5402 я программно выдавал 20 МГц, больше не получалось, там команда перехода 4 МЦ.

3) ЦАП на резисторах на 120 МГц, ну, даже не смешно...

4) TLV320AIC23B немного избыточна, ровно в 2 раза, ну только если есть под рукой, да и вроде старовата, нет? Альтернатив много, посмотрите на AD73311, одноканальный кодек, АЦП и ЦАП 16-битные, легко подключается к McBSP. Я его выковырял из цифрового ф/а кодак. Есть AD73322, двухканальный кодек.

Критика закончилась, теперь предложения.

5) Приёмник прямого преобразования хорошая штука, много преимуществ, есть книга В.Полякова, и сам он присутствует на про-радио, всегда можно проконсультироваться. Для цифры нужны квадратуры, увы. Структура может быть такая, входной СБ-фильтр, мшу, два буфера, два смесителя на встречных диодах, два гетеродина, два фильтра, два УНЧ, два АЦП. Для такой схемы нужны квадратурные гетеродины на Fвх/2, т.е. на 15 МГц, что радует. Но два.

6) Можно обойтись одним генератором, скажем, меандр на 60 МГц, поделить на 4 и выделить квадратуры. Можно поставить внешний железный DDS, хотя возможно, будет дороже для бюджета. Можно поставить VCO и управлять напрямую от проца, с помощью ШИМа. Проц будет подстраивать, если надо. Вариантов масса, выбирайте.

7) Теперь НЧ-фильтры. Должны выполнять сразу 2 функции, антиалиасинг, и селекция соседних каналов. Предлагаю выбрать макс.частоту дискретизации, 96 кГц, и оставить функцию антиалиасинга, а основную фильтрацию делать программно. Как правило, для антиалиасинга надо подавить все частоты выше 48 кГц до уровня меньшего одного LSB АЦП, т.е. на 90 дБ, тут у вас полный карт-блаш, поскольку переходная полоса широкая 4-48 кГц, сделать железный или активный фильтр можно. Ну а с основной фильтрацией проц справится одной левой.

Это вам только наметки, надо аккуратно считать и принимать во внимание все подводные камни. Ну и спецы своё слово скажут, надеюсь.

[DRUID3]

1) квадратуры не требуются (принимать такой изврат как SSB в планы не входит)

Квадратура - она для подавления зеркального канала, как верно заметили... AM,FM,SSB да хоть OFDM - просто спектр который нужно "передвинуть вниз" на частоту обработки. А из курса "радиотехнические цепи и сигналы" нам известно что для этого сигнал нужно умножить на комплексную экспоненту. А эта самая комплексная экспонента ничто иное как синус и косинус сдвинутые на 90 градусов. …

proxi
ну так я как раз и сношу в ноль. и в качестве фильтра основной селекции выступает ФНЧ а не ПФ.
но это всё детали - а по сути что скажете?

По сути: что Вам 28 лет, на аватаре логотип РТФа - а Вы до сих пор не знаете как же все-таки работает радиоприемник ... Пусть эти слова побудят Вас к действию, а не зародят обиду на мою скромную персону .


Далее по теме(раньше я не мог написать потому как был забанен):
самый LowCost еще больше лоу и быть не может -
Пусть Вам нужно принимать разрешенные в России сетки частот C и D. 26 965...27 855 kHz. ~1Mz.
Так вот берете ADC на 4MHz но с полосой до 50MHz как минимум (почему не на 2 по Найквисту-Котельникову чуть ниже поясню).
На входе этого АЦП ставите полосовой фильтр настроенный на 26900...27900 kHz. Но... есть одно но.
Перед ним придется поставить усилитель с довольно противоречивыми требованиями. Я уже когда-то критиковал такую схему - но все-таки она самая дешевая и в этом ее конек. Так вот этот усилитель должен одновременно обладать и высоким Ку и низкими искажениями. Нужен он для того что-бы согласовать динамический диапазон входных сигналов микровольты-милливольты с динамическим диапазоном АЦП. Иначе получится 2-х битный приемник . Но для малобюджетной модели КВ диапазона без особых технических требований - такой усилитель задача вполне разрешимая. Даже более того - я думаю что фильтр можно сделать активным на ОУ от AD - т.е. совместить собственно усилитель и полосовой фильтр, причем ОУ подобрать с малыми нелинейными искажениями.

Почему учетверенная частота? Во-первых это "раздвинет" зеркальные каналы порожденные частотой дискретизации и заодно снизит требования ко входному фильтру. Во-вторых для получения сигнала в комплексном виде внутри процессора будет достаточно брать отсчеты через один и у каждого третьего менять знак(синус и косинус выродятся в последовательность "0","1","0","-1").

О DDS. В такой схеме построения полноценный DDS не нужен. Он довольно ресурсоемок и требует жесткого реалтайма. А каналов то у нас всего 80. Ну пусть 160 учитывая, что аппаратура может взаимно расстроиться. Берем для верности 256(заодно и степень 2-ки). "Влоб" нужно хранить 128 точек синуса, а если подумать то и все 32 . К чему лишние старания? Алгоритм конечно будет блочный, но ничего страшного - здесь не ставятся метрологические задачи, верно?

Ну и какой-нить дешевенький black-fin (или TMS), та даже ARM7. В качестве ЧМ и АМ демодулятора применить какую-нить их аппроксимацию - это же не метрология... АЦП висит на PIO, аудиовыход хоть на I2S хоть прямо ШИМ-ом на динамик, тем более у связной аппаратуры довольно слабые требования к качеству аудио...

Т.е. нужны только пару операционников, АЦП и собственно дешевенький проц...

Остальные блок схемы - намного сложнее в реализации - хотя понятное дело качественнее...

Я так понял передатчик не предвидится?

5) Приёмник прямого преобразования хорошая штука, много преимуществ, есть книга В.Полякова, и сам он присутствует на про-радио, всегда можно проконсультироваться.

Да и сюда Владмимира Тимофееча можно пригласить. И на электронную почту он откликается вполне оперативно. Вашему покорному слуге указывал на ошибки при попытке получить квадратуры с одним "транспортным" каналом (вместо I и Q)...

P.S.: кстати, Doka, то что Вы изначально предложили уж никак не прямое преобразование - это довольно устоявшийся термин даже для учебников по радиотехнике и суть его совсем не такая.

[alexkok]

По сути: что Вам 28 лет, на аватаре логотип РТФа - а Вы до сих пор не знаете как же все-таки работает радиоприемник

Вам бы самому не мешало познакомиться поближе.

Пусть Вам нужно принимать разрешенные в России сетки частот C и D. 26 965...27 855 kHz. ~1Mz.
Так вот берете ADC на 4MHz но с полосой до 50MHz как минимум (почему не на 2 по Найквисту-Котельникову чуть ниже поясню).

Не надо всех кроме себя считать дураками, про андерсэмплинг сейчас разве что студенты не знают.
А АЦП с полосой до 50MHz при сигнале 27МГц даст (на вскидку) уровень подавления паразитных каналов в лучшем случае 30дБ.

О DDS. В такой схеме построения полноценный DDS не нужен. Он довольно ресурсоемок и требует жесткого реалтайма.

Выбранный процессор вполне потянет обычный SDR, с небольшим андерсэмплингом.
Это и есть минимальный по затратам вариант.

[DRUID3]

Вам бы самому не мешало познакомиться поближе.

Мотивируйте...

Не надо всех кроме себя считать дураками, про андерсэмплинг сейчас разве что студенты не знают.

Вот именно! Не считайте же!

А АЦП с полосой до 50MHz при сигнале 27МГц даст (на вскидку) уровень подавления паразитных каналов в лучшем случае 30дБ.

??? Это вообще что за цифры? Откуда?

Выбранный процессор вполне потянет обычный SDR, с небольшим андерсэмплингом.
Это и есть минимальный по затратам вариант.

Нет, это не так...

Кстати... если все-таки не отбрасывать первый гетеродин, то можно облегчить себе жизнь. Гетеродин(фиксированный, на одну частоту, стабилизированный кварцем)->ПЧ например 10..11MHz и УПЧ для этого диапазона как основной усилитель. Далее все так же. Оцифровка с 4*Fmax и внутренний селектор каналов на основе FFT. Для такой схемы построения параметры при почти той-же простоте будут выше... Это уже почти классический супергетеродин.

DSP потребляет 200 мА + обвес.

???

[alexkok]

??? Это вообще что за цифры? Откуда?

Это вытекает из из Вашего заявления что достаточно использовать АЦП с частотой дискретизации 4МГц и полосой полной мощности 50МГц.
4МГц / 2 дают относительную отстройку для сигнала 27МГц и соответсвенно достижимую линейную селективность, если, конечно, не делать полосовой фильтр дороже всей остальной части приемника.
А 50МГц полосы полной мощности дают прикидочный уровень SFDR на 27МГц.

Нет, это не так...

При частоте дискретизации порядка 20МГц имеем 15 операций на один отсчет.

The C55x CPU provides two multiply-accumulate (MAC) units, each capable of 17-bit x 17-bit multiplication
in a single cycle

А кроме того есть DMA.
Особых проблем не вижу.

Еще не забыть децибелл 70 усиления до АЦП (для ADC10065) с хорошим динам диапазоном .

Считаем.
1V p-p + 10бит дают 0.5мВ шум дискретизации в полосе Найквиста.
При частоте дискретизации 20МГц и полосе сигнала 10кГц имеем 30дБ улучшение с/ш после фильтрации.
Итого 15мкВ шум АЦП в полосе сигнала 10кГц.
Если принять входные шумы 0.15мкВ, то для согласования по шумам достаточно 40дБ.
AD8354 (20дБ и 0.49уе) для второго каскада и дешевый транзистор для первого.
Фильтры можно и на чип индуктивностях построить, по крайней мере в AR8000 они используются.

[ledum]

Считаем.
1V p-p + 10бит дают 0.5мВ шум дискретизации в полосе Найквиста.
При частоте дискретизации 20МГц и полосе сигнала 10кГц имеем 30дБ улучшение с/ш после фильтрации.
Итого 15мкВ шум АЦП в полосе сигнала 10кГц.
Если принять входные шумы 0.15мкВ, то для согласования по шумам достаточно 40дБ.
AD8354 (20дБ и 0.49уе) для второго каскада и дешевый транзистор для первого.
Фильтры можно и на чип индуктивностях построить, по крайней мере в AR8000 они используются.

Согласен. Только не надо брать за пример AR8000 - именно с ним (точнее 8200) были проблемы, правда не из-за чип-элементов фильтра, а из-за того, что на КВ он на весь диапазон - интермодуляция. Ну и AD8354 нормируется от 100МГц, на графиках неясно ее поведение в районе 30МГц, вроде не очень - падают и однодецибельная компрессия и АйПи3, но идея, в общем, понятна.

Сообщение отредактировал ledum - Nov 23 2009, 08:10

[alexkok]

Согласен. Только не надо брать за пример AR8000 - именно с ним (точнее 8200) были проблемы, правда не из-за чип-элементов фильтра, а из-за того, что на КВ он на весь диапазон - интермодуляция. Ну и AD8354 нормируется от 100МГц, на графиках неясно ее поведение в районе 30МГц, вроде не очень - падают и однодецибельная компрессия и АйПи3, но идея, в общем, понятна.

AD8354 только для примера, можно и что-то другое.
Но как я понял, параметры снимались для схемы на демоборде.
А на стр. 14

The AD8354 RF gain block can be used below 100 MHz. To accomplish this, the series dc blocking capacitors, C1 and C2, need to be changed to a higher value that is appropriate for the desired frequency. C1 and C2 were changed to 0.1 μF to accomplish the sweeps in Figure 39.