реклама на сайте
подробности

 
 
> Virtex5 - FIFO разной разрядности на запись/чтение
alexadmin
сообщение Oct 9 2009, 09:35
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 572
Регистрация: 17-11-05
Из: СПб, Россия
Пользователь №: 10 965



Сгенерил сейчас FIFO для Virtex5 (ISE11.3) с разной разрядностью на запись и на чтение. На запись 8 бит, на чтение 64. Моделирую: последовательно записываю 00, 01, 02, 03, 04, 05, 06, 07.
Читаю. Получается слово "0001020304050607", т.е. первый записанный байт оказался старшим. По моим представлениям должно быть наоборот. В доке на фифо генератор про это ни слова. Если следовать логике Block RAM Address Mapping (ug190, page 128), то первый байт должен все-таки в младших разрядах оказаться. Сижу и думаю кому верить.
Никто на практике (в аппаратуре) с этим не сталкивался?

PS У альтеры точно первый младшим оказывается...
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Kuzmi4
сообщение Nov 24 2009, 14:52
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



Здравствуйте.
Вопрос схожий потому решил в этой ветке запостить.
Вопрос касается разной разрядности для чтения/записи одного порта для True Dual Port Ram сгенерённой корегеном.
Пытаюсь разобраться с портом А, разрядность: запись-64б, чтение-32б.
Если пишу с задержками(клоков 20-30 между одиночными записями -> всё равно) - то почему то не пишет в самый первый после ресета или чтения адрес - в следующий за ним адрес всё нормально.
Если же писать пакетом - взвожу we на клоков 10, меняю адрес и подсовываю нужные данные - при чтении получается что записывать начинает с 8-го адреса после поднятия we. Страницы 13-14-15 DS512 прочитал внимательно, но там ничего не сказано про эти фокусы.
Дизайн простой - память и автомат который в порт А читает/пишет. Проверяю пока на Модельсиме.
В принципе есть чувство что что-то пропустил, но прочитал вроде все документы, что смог найти - не нашёл там описания подобного, подскажите кто работал с таким макаром сконфигурённой памятью - отчего такое чудесное поведение может появиться??
Go to the top of the page
 
+Quote Post
alexadmin
сообщение Nov 25 2009, 09:01
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 572
Регистрация: 17-11-05
Из: СПб, Россия
Пользователь №: 10 965



Цитата(Kuzmi4 @ Nov 24 2009, 17:52) *
Если пишу с задержками(клоков 20-30 между одиночными записями -> всё равно) - то почему то не пишет в самый первый после ресета или чтения адрес - в следующий за ним адрес всё нормально.


Это на модели или уже в аппаратуре?
В проблему не вникал, но если первое, то, попробуйте поменять тип генерируемых симуляционных файлов с behavioral на structural. Это в общих настройках Core Generator. Ну и перегенерить, конечно. Иногда интереснейших эффектов можно добиться maniac.gif
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 23:46
Рейтинг@Mail.ru


Страница сгенерированна за 0.01355 секунд с 7
ELECTRONIX ©2004-2016