ARM cycle count, как правильно мерять производительность кода. Опции

[Bosicc]

Здравствуйте, уважаемые армоведы.
Просмотрев внимательно по форуму, я нашел много упоминаний о измерении производительности кода под ARM. Одни меряют время, другие пробуют посчитать циклы (cycle count).
В ветке немного затронули проблему измерения тактов, то детально не обсуждали.

И у меня возник вопрос, как правильно оценить эффективность и производительность кода?
Ну вот, например как оценить скорость выполнение FFT?
Я так понимаю, было б правильно посчитать сколько он занимает тактов, а потом умножить на время одного такта.
Тогда под разными процессорами можно было б сказать, за сколько выполнится преобразование.
Для Блекфин как то получены цифры, но вот с помощью чего?
В Keil можно померить время выполнения функции в Симуляторе. Но что это за время? Ведь код может выполнятся из внутреннего кеша процессора или из внешней памяти.

По этому возник еще один вопрос, есть ли какие либо дополнительные тулзы что б мерить не время, а именно cycle count
с учетом всех задержек после выполнения инструкций?

[scifi]

И у меня возник вопрос, как правильно оценить эффективность и производительность кода?

"Правильно-неправильно" - это скорее философский вопрос.
Гораздо понятнее вопрос типа "за сколько секунд (микросекунд, миллисекунд) мой процессор выполнит мою задачу?". Чтобы получить ответ на этот вопрос, я обычно секундомером пользуюсь. Зацикливаю задачу, чтобы общее время выполнения было 30-60 секунд и засекаю время. На мой взгляд, это самый "правильный" способ :-)

[Bosicc]

Чтобы получить ответ на этот вопрос, я обычно секундомером пользуюсь. На мой взгляд, это самый "правильный" способ :-)

Я думаю что в эту цифру будет внесена погрешность, которая состоит из времени обращения к памяти и т.д. Поскольку код программы может хранится где угодно.
А речь идет как оценить качество кода, в не зависимости от конкретной реализации железа.
Если написать код:

Код

MOV   R0,R1  // 1 cycle
// stolen cycle - processor wait x cycles
LDR    R0,R2 // 2 cycle

То суммарное время будет 3 такта + х тактов которые будет стоять процессор.

Необходим такой механизм, при котором можно будет померят количество тактов кода с учетом архитектуры ядра. ( задержками между инструкциями )

[aaarrr]

Необходим такой механизм, при котором можно будет померят количество тактов кода с учетом архитектуры ядра. ( задержками между инструкциями )

Ну, обычные вейтстейты умеет учитывать большинство симуляторов, только причем тут "архитектура ядра"?

P.S. LDR выполняется 3 такта.

[tocha]

P.S. LDR выполняется 3 такта.

почему три?
по документации один вроде, если результат не используется на следующем такте и не модифицируется смещение.
или я - неправ?

[aaarrr]

почему три?
по документации один вроде, если результат не используется на следующем такте и не модифицируется смещение.
или я - неправ?

По документации - S+N+I (+S+N if R15 loaded), т.е. 3 или 5 тактов.

P.S. Пардон, речь о Cortex-M3? Тогда вы отчасти правы, но один такт это все равно исключение.

[KRS]

По документации - S+N+I (+S+N if R15 loaded), т.е. 3 или 5 тактов.

А я вроде мерял на ARM7 LPC - 2 такта получалось.

Кстати если работать с FAST IO у LPC эти регистры прямо к ядру подключены то на ARM7 цикл

Код

while(1) {
FIO0SET0 = 1;
FIO0CLR0 = 1;
}

выполняетя 6 таков - по 2 такта STR и 2 такта branch
а вот на LPC1700 уже за 4 такта - по 1 такту STR и 2 такта branch, потому что если добавить еще пару SET CLR - то цикл становится 6 тактов. (причем мерял на 100 Mhz частоте, но код был из RAM).