Прерывания от одного источника становятся в очередь, если прерывание возникло во время работы обработчика?, at91sam7s Опции

[Bulat]

Прерывания от порта PIO становятся в очередь, если прерывание возникло во время работы обработчика?
Обработчик:

CODE

__ramfunc void irq_Receive()
{
volatile unsigned int dummy;
volatile unsigned int source; //источник прерывания

source = regs->PIOA_PDSR&0x780; //Накладываем маску прерывания

switch(source)
{
case 0x200 : {PauseTimerBase1->TC_CCR = AT91C_TC_CLKEN; PauseTimerBase1->TC_CCR = AT91C_TC_SWTRG;
recA = recA>>1; i_shA++; recA = recA|0x80000000; break;} //A1
case 0x400 : {PauseTimerBase1->TC_CCR = AT91C_TC_CLKEN; PauseTimerBase1->TC_CCR = AT91C_TC_SWTRG;
recA = recA>>1; i_shA++; recA = recA&0x7FFFFFFF; break;} //B1

case 0x80 : {PauseTimerBase2->TC_CCR = AT91C_TC_CLKEN; PauseTimerBase2->TC_CCR = AT91C_TC_SWTRG;
recB = recB>>1; i_shB++; recB = recB|0x80000000; break;} //A2
case 0x100 : {PauseTimerBase2->TC_CCR = AT91C_TC_CLKEN; PauseTimerBase2->TC_CCR = AT91C_TC_SWTRG;
recB = recB>>1; i_shB++; recB = recB&0x7FFFFFFF; break;} //B2

case 0x280 : {PauseTimerBase1->TC_CCR = AT91C_TC_CLKEN; PauseTimerBase1->TC_CCR = AT91C_TC_SWTRG;
recA = recA>>1; i_shA++; recA = recA|0x80000000; PauseTimerBase2->TC_CCR = AT91C_TC_CLKEN;
PauseTimerBase2->TC_CCR = AT91C_TC_SWTRG; recB = recB>>1; i_shB++; recB = recB|0x80000000;
break;} //A1,A2
case 0x500 : {PauseTimerBase1->TC_CCR = AT91C_TC_CLKEN; PauseTimerBase1->TC_CCR = AT91C_TC_SWTRG;
recA = recA>>1; i_shA++; recA = recA&0x7FFFFFFF; PauseTimerBase2->TC_CCR = AT91C_TC_CLKEN;
PauseTimerBase2->TC_CCR = AT91C_TC_SWTRG; recB = recB>>1; i_shB++; recB = recB&0x7FFFFFFF;
break;} //B1,B2

case 0x300 : {PauseTimerBase1->TC_CCR = AT91C_TC_CLKEN; PauseTimerBase1->TC_CCR = AT91C_TC_SWTRG;
recA = recA>>1; i_shA++; recA = recA|0x80000000; PauseTimerBase2->TC_CCR = AT91C_TC_CLKEN;
PauseTimerBase2->TC_CCR = AT91C_TC_SWTRG; recB = recB>>1; i_shB++; recB = recB&0x7FFFFFFF;
break;} //A1,B2
case 0x480 : {PauseTimerBase2->TC_CCR = AT91C_TC_CLKEN; PauseTimerBase2->TC_CCR = AT91C_TC_SWTRG;
recB = recB>>1; i_shB++; recB = recB|0x80000000; PauseTimerBase1->TC_CCR = AT91C_TC_CLKEN;
PauseTimerBase1->TC_CCR = AT91C_TC_SWTRG; recA = recA>>1; i_shA++; recA = recA&0x7FFFFFFF;
break;} //A2,B1

default: {;}
}

dummy = AT91C_BASE_PIOA->PIO_ISR;
}

При изменении уровней порта PIO в соответствии с маской 0x780, возникает прерывание, которое обрабатывается обработчиком irq_Receive(). В зависимости от содержимого источника прерываний source в буфера recA и recB записывается 1 или 0 и происходит их сдвиг, а также запускаются таймеры 1 или 2, которые контролируют паузу между принимаемыми битами. То есть этот обработчик принимает данные от двух каналов. Когда данные поступают на порт PIO от 2-х каналов не одновременно, то возникают сбои при приеме данных и прнимаются не те данные. То есть, возможна ситуация, когда обработчик считывает данные в буфер канала А recA, а в этот момент приходит очередной импульс на порт PIO от канала B, но прерывание занято, следовательно, бит данных пропадает. Такое может быть или же сучествует очередь для одинаковых прерываний?

Причина редактирования: Уменьшение видимого размера цитаты исходника.

[DpInRock]

Если внутри обработчика прерывания возникают события, которые должны обрабатываться этим же обработчиком, и нет паузы между этими событиями, то вы неверно спроектировали алгоритм или систему. (Т.е. обработчик в принципе не успевает обрабатывать).

Хотя лично я не вижу тут никаких проблем.

[defunct]

Если внутри обработчика прерывания возникают события, которые должны обрабатываться этим же обработчиком, и нет паузы между этими событиями, то вы неверно спроектировали алгоритм или систему. (Т.е. обработчик в принципе не успевает обрабатывать).

Речь идет о pin-change 4-х source'ов. Допустим есть такие теоретические параметры:
- частота источника всегда одинакова и равна 1kHz (интервал между событиями 1000us).
- время выполнения обработчика для одного source в худшем случае равна 100us.

Для 4-х источников Система с четырьмя отдельными обработчиками, будет загружена всего на (4 * 100us / 1000us) * 100% = 40%.

Теперь переложим эту гипотетическую задачу на железо автора ветки. Проблема состоит в том, что здесь нет отдельных IRQ для каждого источника, а имеется один общий INT на все четыре события. События асинхронны - друг от друга не зависят. Соответвенно событие №4 может произойти как раз тогда когда обслуживается одно из событий 1-3.

Будут ли возникать события, которые должны обработаться тем же обработчиком - конечно будут (т.к. IRQ общий для всех событий, а события асинхронны).
Можно ли при этом говорить, что система спроетирована неверно?

Потому что это регистры.

Вы Редькина начитались? Какие еще регистры. Я говорю о переменных dummy и status.