xilinx, mac fir dsp48 клоки Опции

[rv3dll(lex)]

натолкнулся на проблему - невозможно сделать больше 200 мегагерц тактовую частоту, хотя говорят, что можно сделать 500.
посмотрел фпга едитором - чтото он тихий ужас как раскидывает рядом с dsp48 элементы. как вообще правильно эти фильтры описывать.?????

[rv3dll(lex)]

так коре генератор наверняка всё включил. я наверное неправильно выразился - он не компилируется даёт ошибку на этот 500 мегагерцовый клок. Я в fpga editor смотрел используется bram и собственно я же сам его описывал. А и ещё я делаю всё это в EDK

[DmitryR]

Ну так вы попробуйте сначала без EDK. Может у вас просто в EDK клок неправильно сделан и дело вовсе не в FIR.