реклама на сайте
подробности

 
 
> неразведенные цепи, DRC не выдает ошибки
shf_05
сообщение Dec 17 2009, 06:57
Сообщение #1


Профессионал
*****

Группа: Свой
Сообщений: 1 143
Регистрация: 22-04-08
Из: г. Екатеринбург
Пользователь №: 36 992



в слое gnd сплошной полигон земли.
некоторые ноги микросхем подключены на землю, но не разведены, проверка DRC не выявляет unrouted netsов.
искать визуально не очнь удобно.
подскажите как найти ошибки.

pcad 2004
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Uree
сообщение Dec 17 2009, 11:10
Сообщение #2


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Неправильно определен пад - видимо как сквозной металлизированный, но с нулевым диаметром и нулевой площадкой на боттоме. Логически подключение есть, физически - нет. Определите его как Simple только для топа, тогда ошибка будет определяться при проверке DRC.
Go to the top of the page
 
+Quote Post
shf_05
сообщение Dec 17 2009, 11:43
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 143
Регистрация: 22-04-08
Из: г. Екатеринбург
Пользователь №: 36 992



Цитата(Uree @ Dec 17 2009, 16:10) *
Неправильно определен пад - видимо как сквозной металлизированный, но с нулевым диаметром и нулевой площадкой на боттоме. Логически подключение есть, физически - нет. Определите его как Simple только для топа, тогда ошибка будет определяться при проверке DRC.


я подумывал об этом, но товарищ сказал, что бесполезно.
пад так и создан был (soic16), modify- simple - top - rectangular ...
попробовал еще так- сделал пад с соединением только в слое top, ВСЕ остальные слои- no connect

то же самое.

Uree, если не проблема- скиньте свой паттерн.

ПС- отдавали платы в КЭБ, они нашли ошибки такого рода, хотя их настройки DRC совпадали с нашими....
Go to the top of the page
 
+Quote Post
Владимир
сообщение Dec 17 2009, 19:46
Сообщение #4


Гуру
******

Группа: Модераторы
Сообщений: 11 653
Регистрация: 25-03-05
Из: Минск
Пользователь №: 3 671



Цитата(shf_05 @ Dec 17 2009, 13:43) *
я подумывал об этом, но товарищ сказал, что бесполезно.
пад так и создан был (soic16), modify- simple - top - rectangular ...
попробовал еще так- сделал пад с соединением только в слое top, ВСЕ остальные слои- no connect

то же самое.

Uree, если не проблема- скиньте свой паттерн.

ПС- отдавали платы в КЭБ, они нашли ошибки такого рода, хотя их настройки DRC совпадали с нашими....


Помню, Была такакя проблема, Решалась действительно созданием правильного стека РаD
Go to the top of the page
 
+Quote Post

Сообщений в этой теме


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 5th August 2025 - 00:31
Рейтинг@Mail.ru


Страница сгенерированна за 0.01405 секунд с 7
ELECTRONIX ©2004-2016