xilinx, mac fir dsp48 клоки Опции

[rv3dll(lex)]

натолкнулся на проблему - невозможно сделать больше 200 мегагерц тактовую частоту, хотя говорят, что можно сделать 500.
посмотрел фпга едитором - чтото он тихий ужас как раскидывает рядом с dsp48 элементы. как вообще правильно эти фильтры описывать.?????

[rsv]

ну, у нас шестиканальный фильтр-дециматор на 1612 точек работает на частоте клока 420 МГц при частоте поступления данных 60 МГц без проблем. Децимация в 62 раза. виртекс 5

[rv3dll(lex)]

ну, у нас шестиканальный фильтр-дециматор на 1612 точек работает на частоте клока 420 МГц при частоте поступления данных 60 МГц без проблем. Децимация в 62 раза. виртекс 5

откуда взят клок и какие дополнительные констрейны написаны

я взял сгенерировал коре генератором фильтр с параметрами клок фильтра 500 семпл рейт 5
поставил в систему.
взял клок генератор поставил на нем выходную частоту 500 мег соединил. при разводке даёт ошибку на этот 500 мег клок, пока его не снизишь до 200, а фильтр работает. пока сделал фильтр на 200 и так работает. В чём может быть дело.? Плисина пустая.

Сообщение отредактировал rv3dll(lex) - Dec 25 2009, 05:41

[des00]

взял клок генератор поставил на нем выходную частоту 500 мег соединил. при разводке даёт ошибку на этот 500 мег клок, пока его не снизишь до 200, а фильтр работает. пока сделал фильтр на 200 и так работает. В чём может быть дело.? Плисина пустая.

ошибка где возникает известно ? Может у вас времянка по входу/выходу не совпадает %)

[rv3dll(lex)]

ошибка где возникает известно ? Может у вас времянка по входу/выходу не совпадает %)

ошибка при проверке времянок распространения сигнала

клок генератор, это стандартная библиотечная фича ЕДК, которая появилась с 10 ой версии и автоматом создаёт схему с нескольуими выходными частотами в которой использует DCM и PLL

Сообщение отредактировал rv3dll(lex) - Dec 25 2009, 08:15