xilinx, mac fir dsp48 клоки Опции

[rv3dll(lex)]

натолкнулся на проблему - невозможно сделать больше 200 мегагерц тактовую частоту, хотя говорят, что можно сделать 500.
посмотрел фпга едитором - чтото он тихий ужас как раскидывает рядом с dsp48 элементы. как вообще правильно эти фильтры описывать.?????

[rsv]

у нас на плисину подаеттся 100 мгц, из них внутренним PLL делаем нужные 420 и берем их в качестве клока для фильтра. кстати, когда я брал клок для сигнальной обработки из микроблейзовской системы тоже наблюдались глюки. решал следующим образом: на вход сигнальной обработки подавал стандартный клок 125 мгц с шины PLB, а внутри сигнальной обработки ставил pll на нужную частоту. еще посмотрите на загруженность кристалла: ежели она процентов 80 и выше - тоже могут случиться разводочные глюки

[Victor®]

... могут случиться разводочные глюки

А это что за "звери"?
Если грамотно написано и проставлены констрейнты - никаких "разводочных глюков" не будут.
Если конечно не нарушать временные параметры из отчета.