Как объявить Local Clock в проекте Опции

[chel]

Добрый день. Использую Xilinx Spartan 3a. Всегда работал с глобальным clk. А тут возникла необходимость использовать локальный.
Подскажите пож. как объявить в проекте, что данный сигнал является Local Clock. И где почитать про локальный клок подробнее?
Заранее благодарен.

[rv3dll(lex)]

на сколько я понимаю речь идёт про вводы слоr капабле, которые являются локальными вводами для клока применительно к банку. В виртексе этот клок используется для защёлкивания данных в десериалайзерах входных буферов в том числе и для DDR

[chel]

на сколько я понимаю речь идёт про вводы слоr капабле, которые являются локальными вводами для клока применительно к банку. В виртексе этот клок используется для защёлкивания данных в десериалайзерах входных буферов в том числе и для DDR

Да, вы правы, описание касалось виртекса. Но в любом случае я же не могу завести clk от ddr памяти на DCM, т.к. этот clk появляется только при операциях чтения из памяти. Какое решение нужно использовать?

[DmitryR]

Контроллер памяти от Xilinx может быть собран двумя способами: с внутренней PLL и c внешней. Однако в любом случае частота присутсвует всегда (а не только при обращении к памяти), и использовать ее можно как есть, не пропуская дополнительно через DCM. В Виртексе есть региональные деревья для частот, однако если проект не является каким-то суперкрутым по ресурсам то роутер сам может адекватно решить, каким ресурсом развести ту или иную частоту.